「interlayer」を含む例文一覧(6425)
＜前へ 1 2 .... 30 31 32 33 34 35 36 37 38 .... 128 129 次へ＞- Also, a second interlayer insulating film 14 extended from the integrated circuit region 31 covers the three dummy insulation film patterns 20, and three dummy insulation film patterns 21 are formed at a fixed interval also in the second interlayer insulation film 14.
また、集積回路領域３１から延びた第２層間絶縁膜１４が３つのダミー絶縁膜パターン２０を覆っており、第２層間絶縁膜１４にも、３つのダミー絶縁膜パターン２１が一定間隔で形成されている。 - 特許庁 - With this setup, the plate electrode 28 is exposed in the peripheral region 56, the interlayer dielectric 29 results in appearing in the peripheral part 55 of a memory cell array region 54, and the interlayer dielectric 29 functions substantially as an etching mask.
これにより周辺回路領域５６にはプレート電極２８が露出され、メモリセルアレイ領域５４の周辺部５５には層間絶縁膜２９が現れており、この層間絶縁膜２９が実質的にエッチングマスクとして機能する。 - 特許庁 - A second interlayer insulation film is formed on the first interlayer insulation film where the barrier metal layer is formed, a second contact hole is formed at the upper part of the barrier metal film of the film, and a plug is formed there through selective CVD.
そのバリヤ金属層を形成させた第１層間絶縁膜の上に第２層間絶縁膜を形成させ、その膜のバリヤ金属層の上側の部分に第２コンタクトホールを形成させ、そこに選択的ＣＶＤでプラグを形成させる。 - 特許庁 - On the other hand, since the hysteresis-type damper 16 depends on the amount of deformation, its vibration reducing force F becomes small at the origin (δ=0), and reaches its peak at the quiescent point (the interlayer displacement amount δ=±δ_2) where the interlayer displacement amount of the frame 12 shows maximum value.
一方、履歴型ダンパー１６は、変形量に依存するため、その振動低減力Ｆは、原点（δ＝０）で小さくなり、架構１２の層間変位量が最大となる静止点（層間変位量δ＝±δ_２）で最大となる。 - 特許庁 - A large number of interlayer insulating films, via holes formed in a predetermined area of the interlayer insulating films, and first, second, third and fourth metal plugs formed in the via holes are provided in an upper part of the electronic circuit.
電子回路の上部には多層の層間絶縁膜と、これら層間絶縁膜の所定領域に形成されたビアホールと、ビアホールに形成された第１金属プラグ、第２金属プラグ、第３金属プラグ、第４金属プラグを備える。 - 特許庁 - After that, the material for a second interlayer insulating film 14 is deposited on a first interlayer insulating film 12 by a CVD method, for example, where the film 14 which has no overhung-shaped part can be obtained.
その後、第１層間絶縁膜１２上に、たとえばＣＶＤ法で第２層間絶縁膜１４の材料を堆積させることにより、オーバーハング形状部分を有していない第２層間絶縁膜１４を得ることができる。 - 特許庁 - To provide an interlayer for laminated glass, in which light transmittance is changed by applying a voltage thereto and which has high safety and is used for producing laminated glass, and to provide the laminated glass obtained by using the interlayer for laminated glass.
電圧を印加することにより光の透過率が変化し、かつ、高い安全性を有する合わせガラスを製造できる合わせガラス用中間膜、及び、該合わせガラス用中間膜を用いてなる合わせガラスを提供する。 - 特許庁 - To solve a problem that, when an integrated circuit having an interlayer insulation film built up on top of a wiring layer is subjected to heat treatment, it is possible that the interlayer insulation film will rupture in a portion wherein a narrow gap section between wirings and a wide opening section contiguous therewith are connected.
配線層の上に層間絶縁膜を堆積した集積回路において熱処理を施すと、配線間の狭い間隙部と、これにつながる広い開口部との接続部分にて、層間絶縁膜の破裂が起こり得る。 - 特許庁 - With respect to recording layers adjacent to a desired recording layer, interlayer distance between the desired recording layer and a recording layer which is adjacent to the desired recording layer and a laser spot crosses before the desired recording layer upon focusing is made longer than the other interlayer distance.
所望の記録層と前記所望の記録層に隣接する記録層のうちフォーカス引き込み時に前記所望の記録層よりも先にレーザスポットが横切る記録層との層間距離を他の層間距離よりも大きくする。 - 特許庁 - Specifically, the projection 60 is provided on the upper surface of the conductive pattern 11, and the interlayer connection 19 for electrically connecting the conductive pattern 11 with a first wiring layer 14 is provided in such a manner that the interlayer connection penetrates through a first insulating layer 12.
具体的には、導電パターン１１の上面に突出部６０を設け、導電パターン１１と第１配線層１４とを電気的に接続させる層間接続部１９を、第１絶縁層１２を貫通して設けている。 - 特許庁 - An interlayer insulator film 3 is formed on an upper layer of the second electrode 5 at the intersection part 8, and a bridge electrode 6 to connect the first electrode 4 interrupted at the intersection part 8 is formed on an upper layer of the interlayer insulator film 3.
交差部８における第２電極５の上層には層間絶縁膜３が形成され、層間絶縁膜３の上層に、交差部８で途切れた第１電極４同士を接続するブリッジ電極６を形成する。 - 特許庁 - To provide laminated glass in which the generation of the peeling of an interlayer and inorganic glass plates, the clouding of the interlayer or the like can be effectively suppressed in an exposure procedure with a simple constitution without damaging its appearance.
外観を損ねることなく、かつ、簡単な構成で、露出施工において、中間膜と無機ガラス板との剥離や、中間膜の白濁等の発生を効果的に抑制することができる合わせガラスを提供することを目的とする。 - 特許庁 - An interlayer insulating film 20 is formed on a silicon substrate 10, and a lower electrode film 31', a ferroelectric film 33', and an upper electrode film 35' for the ferroelectric capacitor are sequentially formed on the interlayer insulating film 20.
シリコン基板１０上に層間絶縁膜２０を形成し、当該層間絶縁膜２０上に強誘電体キャパシタ用の下部電極膜３１´と強誘電体膜３３´と上部電極膜３５´とを順次形成する。 - 特許庁 - In a semiconductor device 100, the multilayered wiring structure which contains a first interlayer insulating film 120 formed with a wiring 124 and a second interlayer insulating film 122 formed with a via 126 is formed on a semiconductor substrate (not shown).
半導体装置１００には、半導体基板（不図示）上に、配線１２４が形成された第一の層間絶縁膜１２０と、ビア１２６が形成された第二の層間絶縁膜１２２とを含む多層配線構造が形成されている。 - 特許庁 - A secondary interlayer dielectric film 60 overlies the upper layer sides of the source-drain electrodes 20 and 40, on which an ITO layer 41 is electrically connected with the source-drain electrode 40 through a contact hole 61 on the secondary interlayer dielectric film 60.
ソース・ドレイン電極２０、４０の上層側には第２層間絶縁膜６０が形成され、ＩＴＯ層４１は、第２層間絶縁膜６０のコンタクトホール６１を介してソース・ドレイン電極４０に電気的に接続している。 - 特許庁 - After the source drain portions 10, 13 are formed in the epitaxial layer 9, an interlayer film consisting of amorphous silicon is formed on these structure, and the interlayer film is removed by CMP processing until reaching the surface of the CMP stopper film 11.
エピタキシャル層９にソースドレイン部１０，１３を形成した後、これらの構造上にアモルファスシリコンからなる層間膜を形成し、ＣＭＰストッパ膜１１表面に達するまで、ＣＭＰ処理により層間膜を除去する。 - 特許庁 - The forming method for the interlayer insulating film uses the oxygen atom-containing and non oxygen atom-containing organic silicon compounds as raw materials, and forms the interlayer insulating film on a substrate by employing the plasma CVD method.
層間絶縁膜の形成方法は、酸素原子を含有しない有機シリコン化合物、及び酸素原子を含有する有機シリコン化合物を原料として用いて、プラズマＣＶＤ法により、基板上に層間絶縁膜を形成する。 - 特許庁 - According to this method, the bird's beak of the silicon oxide film constituting one part of the interlayer film 4 can be suppressed, whereby deterioration of capacity of the interlayer film 4 can be restrained and a structure, capable of suppressing the deterioration of the writing speed, can be obtained.
これにより、層間膜４の一部を構成するシリコン酸化膜のビーズバークが抑えることができるので、層間膜４の容量低下が抑えられて書き込み速度の低下を抑制することが可能な構造となる。 - 特許庁 - To provide a method of forming a photosensitive resin composition in which forming of an interlayer dielectric is relatively easy, and the formed interlayer dielectric excels in heat resistance property and resolution property, and a silica based coating using the composition.
層間絶縁膜の形成が比較的容易であり、かつ形成される層間絶縁膜が耐熱性及び解像性に優れる感光性樹脂組成物及びそれを用いるシリカ系被膜の形成方法を提供すること。 - 特許庁 - However, a crack is restrained from being generated between the bead core 12 and the bead filler 2, because an interlayer shearing strain reducing rubber layer 22 provided in an outer circumferential face of the bead core 12 reduces the interlayer shearing strain.
しかしながら、ビードコア１２の外周面に設けられた層間剪断歪み低減用ゴム層２２上記層間剪断歪みを低減するので、ビードコア１２とビードフィラー２０との間からの亀裂の発生を抑制することができる。 - 特許庁 - In the incorporation step, an interlayer insulation layer 35 is formed on the capacitor body 104 under a state where the capacitor body 104 is arranged on an interlayer insulation layer 33 thus incorporating the capacitor body 104 in the laminate.
内蔵工程では、キャパシタ本体１０４を層間絶縁層３３上に配置した状態で、キャパシタ本体１０４上に別の層間絶縁層３５を積層することにより、積層部内にキャパシタ本体１０４を内蔵する。 - 特許庁 - By forming the dummy patterns 6 in the peripheries of the thin-film resistor 5, film thickness 31 of the interlayer insulating film on the thin-film resistor 5 is made to be identical with film thickness 25 of the interlayer insulating film in an opening-forming region for film-thickness monitoring.
薄膜抵抗体５の周辺にダミーパターン６を形成することにより、薄膜抵抗体５上の層間絶縁膜膜厚３１と膜厚モニタ用開口部形成領域の層間絶縁膜膜厚２５は同じになる。 - 特許庁 - A diffusion preventing film 106 and the interlayer insulating film 108 are formed on the lower-layer wirings 104, 105 and, thereafter, the interlayer insulating film is ground to flatten the same with a grinding amount in accordance with the amount of dishing of the lower-layer wiring 105 through CMP.
下層配線１０４，１０５上に拡散防止膜１０６、層間絶縁膜１０８を形成した後、ＣＭＰにより下層配線１０５のディッシング量に応じた研磨量で層間絶縁膜を研磨し平坦化する。 - 特許庁 - A source hole 50a is formed in the source region 14, the oxide film 20 and the interlayer insulating film 40, for connecting a source electrode 50 on the interlayer insulating film 40 with the base region 13 and the source region 14.
ソース領域１４、酸化膜２０、及び、層間絶縁膜４０には、層間絶縁膜４０上のソース電極５０とベース領域１３及びソース領域１４とを接続するためのソース開孔５０ａが形成されている。 - 特許庁 - A recessed part 10 is formed in an interlayer insulating film 7 between the pixel electrode 8 and the signal wiring line 6, and the recessed part 10 is filled with a substance, e.g. an alignment layer 11, having a relative dielectric constant lower than that of the interlayer insulating film 7.
画素電極８と信号配線６の間の層間絶縁膜７に対して凹部１０を形成し、この凹部１０に層間絶縁膜７よりも比誘電率の小さな物質、例えば、配向膜１１を充填する。 - 特許庁 - The hole is bored in the interlayer insulating film, a film formed of resin substantially having no polar group is formed on the surface of the interlayer insulating film including the hole, and then the resin film is separated from the surface of the insulating film so as to remove deposits from the hole.
層間絶縁膜に穴部を形成し、穴部を含めて層間絶縁膜表面に、実質的に極性基を有しない樹脂よりなる膜を形成し、ついで樹脂膜を剥離して穴部から付着物を除去する。 - 特許庁 - To provide a dry-etching method which can obtain a high etching rate when an interlayer insulating film coated with a resist mask is dry-etched, also can prevent a selection ratio with respect to a resist from lowering without damaging the interlayer insulating film.
レジストマスクで覆われた層間絶縁膜をドライエッチングする場合に、高いエッチングレートが得られると共に、対レジスト選択比が低下することを防止でき、さらに、層間絶縁膜にダメージを与えることがないドライエッチング方法の提供。 - 特許庁 - Then a via hole 32 is formed by etching the interlayer insulating film 22 through the use of a resist film 23 as a mask and filled with a material which has etching speed faster than that of the interlayer insulting film to form an embedded film 24.
そして、このレジスト膜２３をマスクとして層間絶縁膜２２をエッチングしてビアホール３２を形成し、ホール３２内を層間絶縁膜よりもエッチング速度が速い材料で埋め込むことにより埋込膜２４を形成する。 - 特許庁 - A wafer W is mounted on a mounting base 60 heated by a heater 61 after an interlayer dielectric film is formed on the wafer, and then the wafer W is irradiated by an electron beam from an electron beam tube 66 to cure the interlayer dielectric film.
層間絶縁膜の硬化処理を，層間絶縁膜の形成されたウェハＷをヒータ６１によって加熱された載置台６０上に載置し，当該ウェハＷに電子線管６６から電子線を照射することによって行う。 - 特許庁 - Following deposition of a first interlayer insulation film on a semiconductor substrate on which a first conductive pattern has been formed, an etching block layer pattern having an etching selection ratio to the first interlayer insulation film is formed partially only in a specified region.
第１導電パターンが形成された半導体基板に第１層間絶縁膜を蒸着した後、第１層間絶縁膜とエッチング選択比を持つエッチング阻止層パターンを特定の領域に限って部分的に形成する。 - 特許庁 - A multilayer flexible wiring board is made ino a structure not providing the interlayer adhesive layer 30 (i.e., a structure providing a portion 29 where the interlayer adhesive layer is not provided) on a connection part (connection area with another circuit board 50) 40 of the multilayer flexible wiring board.
多層フレキシブル配線基板の接続部（他の回路基板５０との接続エリア）４０上において、層間接着剤層３０を設けない構造（つまり、層間接着剤層が設けられない部分２９を設ける構造）とする。 - 特許庁 - To provide a method of manufacturing a semiconductor device, in which voids can be completely eliminated from an interlayer insulating film at a heat treatment temperature lower than those in conventional methods, and furthermore pores generated in the interlayer insulating film can be filled.
従来よりも低い熱処理温度で、かつ、完全に層間絶縁膜のボイドを消滅させることができ、さらに、層間絶縁膜に生じた開気孔を埋め込むことができる半導体装置の製造方法を提供する。 - 特許庁 - Since via-holes 50, 70 and 90 are filled with a soldering material, an area of the interlayer resin insulating layer 60 disposed directly above the via-hole 50 of the lower interlayer resin insulating layer 40 can be made smooth.
バイアホール５０、７０、９０はめっきを充填して形成されており、下層層間樹脂絶縁層４０のバイアホール５０の上側に配設される中層層間樹脂絶縁層６０の当該バイアホール５０直上部を平滑にできる。 - 特許庁 - The projected part of the interlayer insulating film 3 between the approximated contact holes is planarized with CMP method or the like, and thereby the interlayer insulation film 3 between the approximated contact holes, where the projected part is eliminated and the plug 6 from which the upper surface are planarized can be formed.
近接コンタクトホール間層間絶縁膜の尖り部分がなくなるまでＣＭＰ法等により平坦化し、尖りのとれた近接コンタクトホール間層間絶縁膜および上表面が平坦化されたプラグを形成する。 - 特許庁 - A method of manufacturing the semiconductor device includes the steps of film forming the low dielectric constant interlayer insulating film having the source of the hole on a semiconductor substrate, and plasma processing to remove the source of the hole from the low dielectric constant interlayer insulating film by the plasma processing.
半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により低誘電率層間絶縁膜中から空孔源を除去するプラズマ処理工程とを有する。 - 特許庁 - Further, the electro-optical device is provided with a gap insulating film (510) which is arranged at least in a part of the gap areas (D1, D2) on this interlayer insulating film (42) and is formed of an insulating film having a refractive index different from that of this interlayer insulating film.
更に、この層間絶縁膜（４２）上における間隙領域（Ｄ１、Ｄ２）の少なくとも一部に設けられており、この層間絶縁膜と異なる屈折率を有する絶縁膜からなる間隙絶縁膜（５１０）を備える。 - 特許庁 - The semiconductor device includes: a substrate; interlayer dielectrics 51, 52 formed on the substrate; Cu wiring 1 buried in the interlayer dielectrics 51, 52; and a second barrier insulating film 4 formed on the Cu wiring 1.
本発明の半導体装置は、基板と、基板上に形成された層間絶縁膜５１、５２と、層間絶縁膜５１、５２に埋め込まれたＣｕ配線１と、Ｃｕ配線１上に形成された第二のバリア絶縁膜４と、を有する。 - 特許庁 - The method for producing the pigment comprises a process of inserting the organic compound among the layers of the stratified inorganic compound to obtain the interlayer compound and a process of heating for heat-treating the organic compound in the interlayer of the stratified inorganic compound.
顔料の製造方法は、層状無機化合物の層間に有機化合物を挿入して層間化合物を得る挿入工程と、その有機化合物を層状無機化合物の層間において加熱処理する加熱工程とを含む。 - 特許庁 - To prevent problems such as peeling of an interlayer adhesive layer when connecting a multilayer flexible wiring board having a structure where a plurality of circuit boards are stuck with an interlayer adhesive to another circuit board via an anisotropic conductive film.
複数枚の回路基板を層間接着剤で貼り合わせた構造をもつ多層フレキシブル配線基板を、異方性導電膜を介して他の回路基板に接続するに際し、層間接着剤層の剥離等の問題を防止する。 - 特許庁 - Thereafter, while preventing the photodiode from being exposed, an opening is formed by sequentially etching the second interlayer structure of the part opposed to the photodiode, the etching stopping film pattern and the first interlayer insulating structure.
その後、前記フォトダイオードが露出しないようにしながら、前記フォトダイオードと対向する部位の前記第２層間絶縁構造物、エッチング阻止膜パターン及び第１層間絶縁構造物を順次エッチングして開口部を形成する。 - 特許庁 - To provide a siloxane-based resin excellent in mechanical properties, heat stability, crack resistance and low permittivity, and to provide a semiconductor interlayer insulating film having low permittivity by applying the resin for forming the semiconductor interlayer insulating film.
機械的物性、熱安定性、亀裂に対する抵抗性及び低誘電性に優れたシロキサン系樹脂を提供し、これを半導体層間絶縁膜の形成に適用して低誘電性半導体層間絶縁膜を提供する。 - 特許庁 - The element includes a lower-part interlayer insulating film formed on a semiconductor substrate, a plurality of ferroelectric capacitors arranged on the lower-part interlayer insulating film and a hydrogen preventing spacer arranged on the side wall of the ferroelectric capacitor.
この素子は半導体基板上に形成された下部層間絶縁膜、下部層間絶縁膜上に配置された複数の強誘電体キャパシタ、及び強誘電体キャパシタの側壁に配置された水素防止スペーサを含む。 - 特許庁 - After removing a resist pattern 121, a chemical-mechanical polishing(CMP) method is used to grind and polish a part of a metallic pattern 105 projecting over the surface of an interlayer insulation film 102 and to planarize the interlayer insulation film 102.
レジストパターン１２１を除去した後、化学的機械的研磨（ＣＭＰ）法により、金属パターン１０５の層間絶縁膜１０２表面上に突出している部分を研削研磨し、層間絶縁膜１０２上を平坦化する。 - 特許庁 - The distance K2 from the center axis 25J of each via conductor 25 to the nearest interlayer conductor 19P1S is made longer than the distance K1 from the center axis 26J of each pad 26 to the nearest interlayer conductor 19P1S.
そして、接続パッド２６のパッド中心軸２６Ｊから最近層間導体１９Ｐ１Ｓまでの距離Ｋ１よりも、ビア導体２５のビア中心軸２５Ｊから最近層間導体１９Ｐ１Ｓまでの距離Ｋ２の方が大きくされている。 - 特許庁 - After a metal wiring 12 of a first layer is formed on an interlayer insulation film 11 of the first layer deposited on a semiconductor wafer 10, an interlayer insulation film 13 of a second layer is deposited on the film 11 of the first layer.
半導体基板１０上に堆積された第１層の層間絶縁膜１１に第１層の金属配線１２を形成した後、第１層の層間絶縁膜１１の上に第２層の層間絶縁膜１３を堆積する。 - 特許庁 - The method of forming the resist pattern includes steps of: forming a lower layer film 13 where polymer containing fluorine is added on a film to be processed 12; baking the lower layer; forming an interlayer film 14 on the lower film; and forming a resist film 15 on the interlayer film 14.
被加工膜１２上にフッ素含有ポリマーを添加した下層膜１３を形成し、この下層膜をベークし、上記下層膜上に中間膜１４を形成し、この中間膜１４上にレジスト膜１５を形成する。 - 特許庁 - Even when the interlayer insulating film 7 is formed thick, the resist residues in the pointed projecting parts 7c provided between the packaged terminals 6a which are the interlayer insulating film end parts 7b and adjoin each other, are eliminated.
層間絶縁膜７が厚く形成されている場合であっても、その層間絶縁膜端部７ｂであって隣り合う実装端子６ａの間に設けた尖形状の凸部７ｃにおける後工程でのレジスト残渣を無くす。 - 特許庁 - However, if the volume of the interlayer air gap can be made even a little smaller than an interlayer air gap formed as a perpendicular end side perpendicular to the surface of the diffusion layer 30, the effect of this invention can be achieved.
しかしながら、拡散層３０表面に対しても垂直な垂直端部側面として形成されている層間空隙よりも層間空隙の体積を少しでも小さくすることができることでも本発明の効果は達成できる。 - 特許庁 - A via hole 15b and a hole 15c having a diameter larger than that of the via hole 15b are formed in the interlayer insulating film 15.
層間絶縁膜１５に、ドライエッチングによりヴィア１５ｂと、ヴィア１５ｂより大口径のホール１５ｃを形成する。 - 特許庁 - Data lines with light shielding property 6a are buried in trenches 4t provided on a first interlayer insulation layer 4 flush.
遮光性を有するデータ線（６ａ）は第１層間絶縁膜（４）に配設されたトレンチ（４ｔ）に面一に埋込まれている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
