「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 46 47 次へ＞- At the stream processing part 5, a switching part selects a first region or a second region within the memory 2 as the destination of storage of the received extent block.
ストリーム処理部５では切替部が、受信されたエクステント・ブロックの格納先をメモリ２内の第１の領域と第２の領域との間で切り替える。 - 特許庁 - The correction processing part uses the correction value of the block area of one line stored in the memory to correct MTF of the image data generated by the scanner.
補正処理部は、メモリに記憶された１ラインのブロック領域の補正値を用いて、スキャナが生成した画像データのＭＴＦ補正処理を行う。 - 特許庁 - Further, a correlation discrimination circuit 134 discriminates correlation between each block of the input image data and a reference pattern stored in a pattern memory 133.
また、相関判定回路１３４で、入力画像データの各ブロックに対して、パターンメモリ１３３に記憶されている参照パターンとの相関を判定する。 - 特許庁 - During reproduction, a holographic memory 10 is fed stepwise from an initial access position with respect to a reproduction target block within a fixed back and forth range in a disk circumferential direction.
再生時、ホログラフィックメモリ１０は、再生対象ブロックに対する初期アクセス位置からディスク周方向の前後一定範囲においてステップ送りされる。 - 特許庁 - According to an overlay program 22 in the program memory 12, image data is subjected to overlay processing with overlay patterns 24 for each bit or each data block and output data is generated.
プログラムメモリ１２のオーバレイプログラム２２により、ビット毎、あるいはデータブロック毎に、画像データとオーバレイパターン２４とオーバレイ処理して出力データを生成する。 - 特許庁 - To make the contents of a flag correctly expressible even when power is cut off during block erasure, and to suppress the cost of a memory when the flag is set.
ブロックの消去途中で電源が遮断されてもフラグの内容が正しく表現でき且つそのフラグを設ける際にメモリのコストを抑える。 - 特許庁 - To provide an image encoding apparatus capable of reducing memory capacity to be used, the amount of image data to be transferred, and inter-block differential computational quantity.
使用するメモリ、画像データの転送量、及びブロック間差分演算量を低減させることができる画像符号化装置を提供することを目的とする。 - 特許庁 - The arithmetic unit (CPU) 3 calculates the data which has been registered previously to the memory 2 to separate the ceramic laminated block into the plurality of cutting zones.
演算部（ＣＰＵ）３は、メモリ２に予め登録しておいたデータを用いて算出することにより、セラミック積層ブロックを複数のカットゾーンに区分けする。 - 特許庁 - To provide methods of designing and producing memory cells with source side erase equipped with an acute edge facing to a block of conductive material of a source line.
ソース線の導電材料のブロックに面する鋭角縁部を備えたソース側消去メモリセルの設計及びその形成方法を提供すること - 特許庁 - To easily identify the position of a faulty memory cell by selectively breaking a redundant block for testing according to a specific address and an instruction being provided externally after chip packaging.
冗長メモリセルブロックを選択的に遮断してテストすることによって不良メモリセルの位置判別が容易な半導体メモリ装置を提供する。 - 特許庁 - Next, a retest is automatically made according to the test condition stored in the test condition memory portion 24 with respect to the test determined to be block failure.
ついで、ブロック不良と判断されたテストについて試験条件記憶部２４に格納されている試験条件に従い自動的に再試験を行う。 - 特許庁 - Security data read by a boot block code stored in a BIOS storage device are written in a non-volatile random access memory(NVRAM).
ＢＩＯＳ記憶装置に記憶されたブート・ブロック・コードによって読み取られる機密保護データが不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ）に書き込まれる。 - 特許庁 - Management information, such as user data YD or card information CIS, and mode information MD is written in a user area of each physical block of the flash memory.
フラッシュメモリの各物理ブロックのユーザ領域には、ユーザデータＹＤ或いはカード情報ＣＩＳ，モード情報ＭＤ等の管理情報が書き込まれる。 - 特許庁 - This nonvolatile semiconductor device is provided with a decoding means 130 in a block address decoding circuit of a row decoder of a NAND type flash memory device.
本発明の不揮発性半導体記憶装置は、ＮＡＮＤ型フラッシュメモリ装置のロウデコーダにおけるブロックアドレスデコード回路にデコード手段１３０を設ける。 - 特許庁 - A data write position in a segment of the cache memory is changed to an address to which a lower bit of a logical block address (LBA) of write data is added as an offset.
キャッシュメモリのセグメント内におけるデータ書き込み位置を、書き込みデータの論理ブロックアドレス（ＬＢＡ）の下位ビットをオフセットとして加えたアドレスに変更する。 - 特許庁 - The first memory cell block includes a plurality of first wiring lines LL1 and a plurality of second wiring lines LL2 provided between the first wiring lines respectively.
第１メモリセルブロックは、複数の第１配線ＬＬ１と、第１配線どうしのそれぞれ間に設けられた複数の第２配線ＬＬ２と、を有する。 - 特許庁 - A row decoder circuit 110 maintains a voltage level of an output signal SELi at a voltage VII all the time, on a memory block MB which is not selected.
ロウデコーダ回路１１０は、非選択とされるメモリブロックＭＢにおいては、出力信号ＳＥＬｉの電圧レベルを終始電圧ＶＩＩに維持する。 - 特許庁 - To provide a storage device, which allows data access to a backup block even when an address table is erased from a volatile memory.
揮発性メモリからアドレステーブルが消失された場合であっても、予備ブロックに対してデータのアクセスを行うことができる記憶装置を提供すること。 - 特許庁 - To obtain a graphic accelerator with which the processing speed of a transfer processing of a bit block can be increased and memory can be efficiently used.
ビットブロック転送処理の処理速度を向上させることができると共に、メモリの有効利用を図ることのできるグラフィックアクセラレータを得ること。 - 特許庁 - When a test mode is specified by a mode signal MOD, ports A and B of a memory block 1 are connected respectively to self-test circuits 10A, 10B.
モード信号ＭＯＤで試験モードが指定されると、メモリブロック１のＡ及びＢポートは、それぞれ自己試験回路１０Ａ，１０Ｂに接続される。 - 特許庁 - In a semiconductor integrated circuit device 1000, a column decoder 200 selects more memory cell columns at the operation time of block write-in operation than that in normal operation.
半導体集積回路装置１０００においては、列デコーダ２００は、ブロックライト動作時には、通常動作時よりも多くのメモリセル列を同時に選択する。 - 特許庁 - A semiconductor disk device comprises a host interface 12, a microcontroller 14, a buffer memory 16, a storage medium 18 and a block position management part 20.
半導体ディスク装置は、ホストインタフェース１２、マイクロコントローラ１４、バッファメモリ１６、記憶媒体１８及びブロック位置管理部２０とを含んで構成されている。 - 特許庁 - To record data without causing what is called garbage collection even when an erasure block size of a semiconductor memory is larger than the size of clusters.
クラスタサイズが、半導体メモリの消去ブロックサイズがクラスタのサイズよりも大きい場合であっても、いわゆるガベッジコレクションを発生させずにデータを記録する。 - 特許庁 - The logical data block (202) comprises magnetic memory cells (100) at the intersections of a plurality of hard-axis generating conductors (210) and an easy-axis producing conductor (204).
論理データブロック(202)は、複数の磁化困難軸生成導体(210)と磁化容易軸生成導体(204)との交点に形成される磁気メモリセル(100)を含むことができる。 - 特許庁 - In a gate electrode G in a memory cell region, a gate insulation film 4, a trap film 5, a block film 6 and an electrode film 7 are laminated on a silicon substrate 1.
メモリセル領域のゲート電極Ｇは、シリコン基板１上にゲート絶縁膜４、トラップ膜５、ブロック膜６、電極膜７が積層されている。 - 特許庁 - A write enable signal is controlled so that only image data of a 2nd frame is written in a display memory in each of skip and block scanning.
スキップ走査およぶブロック走査の各走査において、２フレーム目の画像データのみが表示メモリに書き込まれるように書き込みイネーブル信号が制御される。 - 特許庁 - An optional layer block is selected and data with desired image quality are read from the memory and decoded, and print processing is applied to decoded image data.
メモリから任意の階層ブロックを選択し所望の画像品質のデータを読出しデコードし、復元した画像データを用いて印刷処理を行う。 - 特許庁 - When a sub-array S of some memory block MB is selected, the sub-array S is not selected along one lateral line of semiconductor chips CH, but selected laterally while shifting slantedly.
あるメモリブロックＭＢのサブアレイＳを選択する場合、サブアレイＳは半導体チップＣＨの横一列に選択されずに、斜め横にずらしながら選択する。 - 特許庁 - The storage controller manages address conversion information representing a correspondence relation between a logical address and a physical address of a storage area (e.g. physical block) in the flash memory.
ストレージコントローラが、論理アドレスとフラッシュメモリ内の記憶領域（例えば物理ブロック）の物理アドレスとの対応関係を表すアドレス変換情報を管理する。 - 特許庁 - To freely set a power saving status for each block by stopping or resuming the supply of a clock signal to a portion of a memory module to be blocked.
ブロック化されるメモリモジュールの一部へのクロック信号の供給を停止したり、再開したりしてブロック毎に節電状態を自在に設定できる。 - 特許庁 - The memory amount is reduced not by editing the compressed image data by performing page extension but re-compressing the compressed image data after extending it for each block.
圧縮画像データをページ伸長して編集するのではなく、ブロックごとに伸長して再圧縮することによって、メモリ量の削減を図る。 - 特許庁 - When the selected memory block is a code data area, it is determined whether an error bit number of the read data matches an allowable error bit number or not.
前記選択されたメモリブロックがコードデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数と一致するか否かが判別される。 - 特許庁 - When recording dynamic image in the memory stick 31, the CPU 11 records dynamic image data in only a data block where all the clusters are unoccupied.
CPU１１は、メモリスティック３１に動画像データを記録する場合、すべてのクラスタが空いているデータブロックにのみ、データブロック単位で動画像データを記録する。 - 特許庁 - A FAT writing part 18 writes an allocation table in a block corresponding to a most significant address among usable blocks of a NAND flash memory.
ＦＡＴ書き込み部１８は、アロケーションテーブルを、ＮＡＮＤフラッシュメモリの使用可能なブロックのうち、最上位のアドレスに対応するブロックに書き込む。 - 特許庁 - Also, the main memory 104 stores coordinate data of four vertices of a rectangular block constituting the bottom face of the sectioned rectangular parallelopiped in the topographic data.
また、メインメモリ１０４は、地形データにおける区分けされた直方体の底面を構成する矩形ブロックの４つの頂点の座標データを記憶する。 - 特許庁 - When the number of colors in the pixel block of interest is equal to or smaller than a predetermined number, an encoding sequence control unit 110 stores lossless encoded data in a first memory 105.
符号化シーケンス制御部１１０は、注目画素ブロックの色数が所定数以下の場合には可逆符号化データを第１のメモリ１０５に格納させる。 - 特許庁 - A block of a flash-memory is divided into two banks, and page buffers for respective banks are switched by switching means to be connected to a common input/output line.
フラッシュメモリのブロックを２つのバンクに分け、それぞれのバンクに対するページバッファをスイッチ手段で切り換えて共有する入出力ラインに接続する。 - 特許庁 - The controller 43 determines presence/absence of a composition image to be integrated per line of the image data for one block stored in the transmitting memory 44.
制御部４３は、送信用メモリ４４に格納された１ブロック分の画像データの各ライン毎に合成すべき合成画像の有無を判定する。 - 特許庁 - To prevent any defective block existing in a lowly reliable storage device such as an NAND type flash memory, and to transfer a non-defective initial program to an RAM.
ＮＡＮＤ型フラッシュメモリのような低信頼性記憶装置に存在する不良ブロックを回避し、不良のない初期プログラムをＲＡＭに転送する。 - 特許庁 - To provide a block switch of a flash memory device which can stably generate high voltage even under a low power source voltage.
本発明は、低い電源電圧でも安定的に高電圧を発生させることが可能なフラッシュメモリ素子のブロックスイッチを提供することを目的としている。 - 特許庁 - The global decoder 71 comprises a first logic block 96 receiving an address specifying input 101 and outputting a signal for selecting individual column 12C of a memory cell of the SRAM array 99.
グローバルデコーダ(71)は、アドレス指定入力(101)を受け取り、SRAMアレイ(99)のメモリセルの個々の列(12)を選択するための信号を出力する第1の論理ブロック(96)を含む。 - 特許庁 - A plurality of storage areas that are large enough to write the specific control data group are set within one block of the flash memory in the order of an address (A1 to A16).
フラッシュメモリの１ブロック内に、前記特定の制御データ群を書込むことのできる大きさの保存領域をアドレス順に複数設定する（Ａ１〜Ａ１６）。 - 特許庁 - A writing pulse generation circuit and a delay circuit formed in the control block 50 are shared by the first and second memory cell arrays 10a and 10b.
また、制御ブロック５０形成された書込パルス発生回路と遅延回路は、第１及び第２のメモリセルアレイ１０ａ及び１０ｂで共用される。 - 特許庁 - A CPU 11 adds 1 to the writing frequency to a corresponding entry of a writing frequency table 141 according to the writing to a physical block in a flash memory 12.
ＣＰＵ１１は、フラッシュメモリ１２内の物理ブロックへの書き込みに応じて書き込み回数テーブル１４１の対応エントリ中の書き込み回数を＋１する。 - 特許庁 - To relieve more bit errors of a WL end cell being adjacent to a block selection gate transistor in a NAND type flash memory.
本発明は、ＮＡＮＤ型フラッシュメモリにおいて、ブロック選択ゲートトランジスタに隣接するＷＬ端セルのビットエラーをより多く救済できるようにする。 - 特許庁 - The recording medium (100) comprises a logical-physical conversion table (140) for storing correspondence between a logical address and a physical address of each block of a memory area (130).
記録媒体（１００）は、記録領域（１３０）の各ブロックの論理アドレス及び物理アドレスの対応を格納する論物変換テーブル（１４０）を備える。 - 特許庁 - To provide a memory address generating circuit in which reading/writing processing of an information data block of a page mode or the like having good efficiency can be performed for any of a row direction and a column direction.
情報データブロックを行方向でも列方向でもページモード等の効率の良い読出し／書込み処理ができるメモリアドレス発生回路を提供する。 - 特許庁 - To provide a storage device for forming a memory block capable of substantially reducing data movement at the insertion of data and substantially accelerating a processing speed.
データ挿入時のデータ移動を大幅に削減することができ、処理スピードを大幅に向上させるメモリブロックを形成した記憶装置を実現させる。 - 特許庁 - To reduce inter-bit line noise and array noise, a sense amplifier area, and power consumption of an array during an operation without increasing a memory cell block size in an FRAM.
ＦＲＡＭにおいて、メモリセルブロックサイズを大きくせずに、ビット線間ノイズとアレイノイズ、センスアンプ面積、動作時のアレイの消費電力を低減する。 - 特許庁 - Address counters 15 to 17 read image data out of the source area and destination area of a local memory 4 in block units larger than image data of one pixel.
アドレスカウンタ１５〜１７は、ローカルメモリ４のソース領域及びデスティネーション領域から１ピクセルの画像データよりも大きいブロック単位で画像データを読み出す。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
