「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 46 47 次へ＞- To optimize easily page size and block size with which write, read, and erase of a semiconductor memory are performed simultaneously.
半導体記憶装置の書き込み、読み出し、及び消去を同時に行うページサイズ、ブロックサイズを、用途に応じて容易に最適化可能とする。 - 特許庁 - To provide a technology for reducing the number of memory directory updates during block replacement in a system having a directory-based cache.
ディレクトリ・ベースのキャッシュを有するシステムにおいてブロック置換中に、メモリ・ディレクトリ更新の回数を少なくするための技術を提供する。 - 特許庁 - Furthermore, a packet start flag is set at the header of a memory block storing the fragment of packet in correspondence with start of the remainder of the data packet.
さらに、データパケットの残部の開始に対応して、パケットのフラグメントを記憶しているメモリーブロックのヘッダーに、パケットスタートフラッグをセットする。 - 特許庁 - An actual data block 223 having a plurality of data blocks respectively having a plurality of data write areas is formed in a flash memory 6.
フラッシュメモリ６に、それぞれ複数のデータの書込領域を有する複数のデータブロックを有する実データブロック２２３を形成する。 - 特許庁 - In this low power RAMBUS DRAM, an upper series/parallel shift section is connected between an upper memory bank section and an input/ output block section.
本発明の低電力型ラムバスＤＲＡＭは上部直／並列シフト部は上部メモリーバンク部と入／出力ブロック部の間に接続される。 - 特許庁 - At this time, as all word lines in a selection block are Vread, VDD is transferred to channels of all memory cells in a cell unit.
この時、選択ブロック内の全ワード線がＶｒｅａｄであるため、セルユニット内の全メモリセルのチャネルにＶＤＤが転送される。 - 特許庁 - When a data reception request is received again from a function block with a high priority, the data in the data storage memory 230 is transmitted to function blocks.
優先度の高い機能ブロックから再度データ受信要求を受けるとデータ蓄積メモリ２３０のデータを機能ブロックに送信する。 - 特許庁 - A read register 115 of a security block 52 of a memory card is brought into a read enable state only when a switch circuit 122 is closed and reading of data not needing concealment is instructed from an external command set into a command register 117.
メモリカード４０のセキュリティブロック５２のリードレジスタ１１５は、スイッチ回路１２２がオンの時にのみ、リードイネーブルとされる。 - 特許庁 - A flash memory device includes a refresh management table and occasionally stores and updates the number of times for reading data by physical block and the number of erasing times.
フラッシュメモリデバイスにリフレッシュ管理テーブルを設け、物理ブロック毎のデータ読み出し回数、消去回数を随時記憶、更新する。 - 特許庁 - For i=1 to 7, a mask ROM cell row selecting circuit 5i turns on the transfer gate of the mask ROM cell in the memory block 1i corresponding to a block select signal BSi, when a test mode signal *TM and the block select signal BSI are both active.
ｉ＝１〜７の各々について、マスクＲＯＭセル行選択回路５ｉは、試験モード信号＊ＴＭ及びブロック選択信号ＢＳｉが共に活性である時に、このブロック選択信号に対応したメモリブロック１ｉ内のマスクＲＯＭセルの転送ゲートをオンにする。 - 特許庁 - To provide a nonvolatile semiconductor memory device capable of extending a device life without increasing time for screening by correlating a faulty block with a redundant block to relieve the faulty block when a progressive fault occurs after device shipping.
デバイス出荷後に進行性不良が発生した場合に、不良ブロックと冗長ブロックとを対応付けることで不良ブロックを救済し、スクリーニングにかかる時間を増大させることなく、デバイスの寿命を延ばすことが可能な不揮発性半導体記憶装置を提供する。 - 特許庁 - When the compressed data of the block in the preceding frame is stored in the frame memory 107, the block in the current frame is filtered using data expanded from the compressed data, and filtered data in the block in the current frame is output.
そして、フレームメモリ１０７内に前フレーム内のブロックの圧縮データが記憶されている場合、圧縮データが伸張された伸張データを用いて現フレーム内のブロックに対してフィルタ処理が行われ、現フレーム内のブロックのフィルタ処理後のデータを出力する。 - 特許庁 - The motion picture decoding apparatus is provided with a filter means for decoding an image encoded for each block and changing pixel values with block boundaries in between as pixel values after filtering in order to smoothly connect the block boundaries in the decoded image, and a frame memory means for storing the decoded image after filtering.
ブロック毎に符号化された画像を復号し、復号画像のブロック境界を滑らかに接続するためにブロック境界を挟む画素値を変化させフィルタ後の画素値とするフィルタ手段と、フィルタ後の復号画像を記憶するフレームメモリ手段を備える。 - 特許庁 - In a recorder 2, the memory of an IC card is divided into (n) blocks, amount information is recorded in each block, each block is enciphered by a cryptographic key except the first block, and further, all of the blocks are enciphered by a common cryptographic key to prepare an initial IC card 3.
記録装置２において、ＩＣカードのメモリをｎブロックに区分し、各ブロックに金額情報を記録して、最初のブロックを除いて各ブロックを個別の暗号鍵で暗号化し、さらに、全ブロックを共通の暗号鍵で暗号化して初期ＩＣカード３を作成する。 - 特許庁 - A controller 63 stores the motion compensation data MCD of the macro block pair p into an address of the memory 62 storing the motion compensation data MCD of a macro block pair of which selection order precedes the selection orders of the macro block pairs b, c and d, and which is adjacent thereto in the row direction.
制御回路６３は、マクロブロックペアｂ，ｃ，ｄより選択順が前で、これらに行方向で隣接するマクロブロックペアの動き補償データＭＣＤが記憶されているメモリ６２のアドレスに、マクロブロックペアｐの動き補償データＭＣＤを書き込む。 - 特許庁 - In a non-volatile semiconductor memory in which read-out operation from an arbitrary memory cell array block MA and write-in or erase operation of the other memory cell array block MA can be performed simultaneously on one chip, the device has a security function against illegal rewriting after data are written once, while the device can be provided with a memory cell array block MA storing the information requiring no rewrite.
任意のメモリセルアレイブロックＭＡからの読み出し動作と、他のメモリセルアレイブロックＭＡの書き込みまたは消去動作とを１チップ上において同時に実行できる不揮発性半導体記憶装置１において、ライトステートマシン（ＷＳＭ）７によってブロックロック設定部Ｌにブロックロック（ロックビット）を設定することで、１回データを書き込んだ後の不正書き換えに対するセキュリティ機能を有すると共に書き換えを必要としない情報を格納するメモリアレイブロックＭＡを設けることができる。 - 特許庁 - The file system on a flash memory has a block information adding means for adding block information, including a file ID that is added to a file and is unique in the file system, and a block number indicating the order of connection of blocks in a file to the block, and a file organization information reconstruction means for reconstructing file organization information, representing a file organization based on the block information.
フラッシュメモリ上のファイルシステムであって、ファイルに付与されるファイルシステムで一意のファイルＩＤと、ファイル内のブロックの接続の順番を示すブロック番号と、を含むブロック情報を、ブロックに対して付加するブロック情報付加手段と、ブロック情報に基づいてファイル構成を表すファイル構成情報を再構築するファイル構成情報再構築手段とを有する。 - 特許庁 - To provide a digital VTR that can distinguish a block having already been recorded at reproduction from a new block recorded in the midst of the recording as a separate block and normally reproduce data without increasing the memory capacity even in the case that write of the data of the new block is started within the block having already been recorded at recording start.
この発明は、記録開始時に、既に記録されているブロックの途中から新たなブロックのデータが書き込まれた場合でも、再生時においては既に記録されていたブロックとその途中から記録された新たなブロックとを別ブロックとして認識でき、メモリ容量を増やすことなく正常な再生が行なえるデジタルＶＴＲを提供することを目的とする。 - 特許庁 - In a technique for testing a semiconductor device 1 provided with a memory circuit block 28, the self-diagnosis circuit 34, and other circuit blocks (a logic circuit block 20, an analogue circuit block 24 and the like), at least supply of a power source voltage and an electric signal to the memory circuit block 28 and the self-diagnosis circuit 34 is controlled independently of supply of them to other circuit blocks.
メモリ回路ブロック２８と自己診断回路３４、及びその他の回路ブロック（ロジック回路ブロック２０、アナログ回路ブロック２４等）を備えた半導体装置１をテストする手法において、各回路ブロックへの電源電圧及び電気信号の供給に関し、少なくともメモリ回路ブロック２８と自己診断回路３４に対する供給と、その他の回路ブロックに対する供給とを個別に制御する。 - 特許庁 - When image data including data stored in a block (low-speed block) having a data transfer speed lower than the data transfer speed that an image output device 3 requires are transferred to the image output device 3 through a buffer memory 4, the data stored in the low-speed block are transferred to the buffer memory 4 first irrelevantly to the transfer order.
画像出力装置３で要求されるデータ転送速度より小さいデータ転送速度を有するブロック（低速度ブロック）に記憶されたデータを含む画像データをバッファメモリ４を介して画像出力装置３に転送する場合には、転送順序に関わりなく、まず低速度ブロックに記憶されたデータをバッファメモリ４に転送する。 - 特許庁 - One of main image information blocks 81 constituting main image information 80 stored on a memory card for a digital still camera is read, the main image information block 81 is stored on an optical disk, a thumbnail image information block 91 corresponding to this main image information block 81 is simultaneously generated, and stored in a semiconductor memory.
デジタルスチルカメラ用のメモリーカードに記憶された主画像情報８０を構成する主画像情報ブロック８１のうちの１つを読み取り、この主画像情報ブロック８１を光ディスクに保存すると同時に、この主画像情報ブロック８１に対応するサムネイル画像情報ブロック９１を生成し、これを半導体メモリに蓄積する。 - 特許庁 - In this memory system using a nonvolatile semiconductor storage device such as a flash memory having a plurality of banks (BANK0 to BANK3), one block is selected from the head of each bank so as to be grouped while any block including defective bits is avoided, and addresses are successively assigned to each group of blocks from the head so that an inter-bank block chain can be configured.
複数のバンク（ＢＡＮＫ０〜ＢＡＮＫ３）を有するフラッシュメモリのような不揮発性半導体記憶装置を用いたメモリシステムにおいて、各バンクの先頭から不良ビットを含むブロックを回避しつつ１ブロックずつ選択してグループ化させて、各ブロックのグループに先頭から順次アドレスを割り当ててバンク間ブロックチェーンを構成するようにした。 - 特許庁 - When a test command code preset to a microprogram ROM part 11 is executed, execution control of the program is shifted to a test mode memory area block 41, and the functional block 3 to be tested is tested by an access control part 12 and a selector circuit 2 corresponding to an evaluation program written in the test mode memory area block 41.
予めマイクロプログラムＲＯＭ部１１に設定されたテスト用の命令コードが実行されると、プログラムの実行制御がテストモードメモリエリアブロック４１に移され、テストモードメモリエリアブロック４１に書き込まれている評価用プログラムにしたがって、アクセス制御部１２およびセレクタ回路２によってテスト対象とする機能ブロック３のテストが行われる。 - 特許庁 - In an area division processing part 14, a first block memory 22 stores an image signal of a local block consisting of a first pixel under consideration and a plurality of pixels in the vicinity of the first pixel under consideration, and an edge detection circuit 23 outputs a decision signal showing whether or not the first pixel under consideration is on an edge from the image signal stored in the first block memory 22.
領域分離処理部１４では、第１ブロックメモリ２２に第１注目画素とその近傍の複数画素とから成る局所ブロックの画像信号が格納され、エッジ検出回路２３によって、第１ブロックメモリ２２に格納されている画像信号から第１注目画素がエッジであるか否かの判定信号を出力する。 - 特許庁 - This memory system 1 includes: a nonvolatile memory 10 having a plurality of blocks each of which is a unit of data erasure; a measurement part 31 for measuring erasure time when data of each block are erased; and a block control part 30 for writing data supplied from at least the outside into a first block in an empty state of the oldest erasure time.
メモリシステム１は、データ消去の単位であるブロックを複数個有する不揮発性メモリ１０と、各ブロックのデータが消去された消去時期を計測する計測部３１と、少なくとも外部から供給されるデータを、空き状態でありかつ消去時期が最も古い第１のブロックに書き込むブロック制御部３０とを含む。 - 特許庁 - A moving image coding apparatus of the present invention has a scramble information memory means which memorizes scramble information which is position exchange information of a plurality of subdivided blocks which carry out subdivision of a macro block, and a scramble means which performs scrambling of the macro block information in a subdivision block unit following scramble information memorized in the scramble information memory means.
本発明の動画像符号化装置は、マクロブロックを細分した複数の細分ブロックの位置入替情報であるスクランブル情報を記憶するスクランブル情報記憶手段と、マクロブロックの情報を、スクランブル情報記憶手段に記憶されているスクランブル情報に従って、細分ブロック単位にスクランブルするスクランブル手段とを有する。 - 特許庁 - Image information which is included in a reference region corresponding to the encoding block of this time and which is not arranged in a second memory 103 amongimage information of a reference frame arranged in a first memory 104 is copied in the second memory 103.
また第１メモリ１０４に配置されている参照フレームの画像情報の内で、今回の符号化ブロックに対応する参照領域に含まれており、かつ第２メモリ１０３に配置されていない画像情報を第２メモリ１０３にコピーする。 - 特許庁 - When an external address signal MA indicates an address set by the address control circuit, the address is transferred to the redundant memory block and then a defective type of the memory cell is replaced with a spare byte of the memory cell to improve the yield.
外部アドレス信号（ＭＡ）がアドレス制御回路によって設定されたアドレスと同一であるときには、そのアドレスは冗長メモリ・ブロックに転送され、それによって、メモリ・セルの欠陥バイトは、メモリ・セルのスペア・バイトを用いて代替され、歩留りが改善される。 - 特許庁 - The resistance value of a resistor array 7 is set by control from a memory block 10 provided with a memory cell array composed of a read only memory element electrically writable only once to which the information of the resistance value to be an optimum offset voltage is written.
最適なオフセット電圧となる抵抗値の情報を書き込んだ電気的に一度だけ書き込み可能な読み出し専用のメモリ素子からなるメモリセルアレイを有するメモリブロック１０からの制御により抵抗アレイ７の抵抗値を設定する。 - 特許庁 - To provide a semiconductor memory device, in which the increasing of chip size can be prevented and an arranging method for the device by preventing the increment of the number of column selection signal lines arranged between memory cell array blocks, even if the capacity of a memory cell array block is increased.
メモリセルアレーブロックの容量が増加してもメモリセルアレーブロック間に配置されるコラム選択信号ラインの数が増加しないようにすることによりチップサイズの増加を防止できる半導体メモリ装置並びに装置の配置方法を提供する。 - 特許庁 - Each of the sector regions 210 of N pieces has first memory blocks 214 of (n) pieces divided in the row direction, one of them is a redundant memory block, the first memory blocks of (n-1) pieces correspond to input/output terminal I/O of (n-1) pieces.
Ｎ個のセクタ領域２１０の各々は、行方向で分割されたｎ個の第１メモリブロック２１４を有し、その一つが冗長メモリブロックであり、（ｎ−１）個の第１メモリブロックが（ｎ−１）個の入出力端子Ｉ／Ｏに対応している。 - 特許庁 - The semiconductor memory device has a plurality of main word lines MWL crossing a memory block 80 and extending, and four sub-word lines SWL1-4 arranged at each of memory blocks and belonging respectively to the plurality of main word lines MWL.
この半導体記憶装置は、メモリブロック８０を横断して延びる複数のメインワード線ＭＷＬと、メモリブロックの各々に配置されて複数のメインワード線ＭＷＬにそれぞれ従属する４本のサブブワード線ＳＷＬ１〜４とを有する。 - 特許庁 - The block B includes the memory controller, the memory PHY, and a signal level holding cell provided between the arbitration circuit and the memory controller, for fixing an output signal from the arbitration circuit to a predetermined level during the power-saving mode.
ブロックＢには、メモリーコントローラーと、メモリーＰＨＹと、前記調停回路及び前記メモリーコントローラーの間に設けられ、省電力モード中に前記調停回路からの出力信号を所定のレベルに固定する信号レベル保持セルが含まれる。 - 特許庁 - Consequently, read/write can be set for each memory block through a simple arrangement and an operation for writing into the image memory 103 and an operation for reading out from the image memory 103 can be carried out simultaneously between different blocks.
このことにより、簡単な構成でメモリブロック毎にリード／ライトモードが設定でき、さらに異なるブロック間においては、画像メモリ１０３への格納動作と、画像メモリ１０３からの読み出し動作の、リード、ライト動作を同時に行うことができる。 - 特許庁 - To provide an image displaying memory management device capable securing a maximum allocatable memory by a request from an application, returning only a necessary requirement to the application from a memory block, and dividing and managing the rest as an available space.
アプリケーションからの要求により、割り当て可能な最大のメモリーを確保し、そのメモリーブロックの中から必要量だけをアプリケーションに返し、残りを空き領域として分割し管理することが可能な画像表示用メモリー管理装置を提供する。 - 特許庁 - To provide a memory management method with good use efficiency capable of performing assignment and opening processing of a memory at high speed while causing no unused area which is not usable within the memory by eliminating overload processing which is caused in changing the area of a fixed length memory block ensured in a variable length memory area to the original variable length area.
一旦，可変長メモリ領域に確保された固定長メモリブロックの領域を元の可変長領域に変更する際に生じ得る過負荷処理を排除してメモリの割付及び開放処理を高速に行い，且つ，メモリ内に使用することができない未使用領域を生じさせずに使用効率のよいメモリ管理方式を提供すること。 - 特許庁 - The method includes: issuing a transfer command from the remote device to request transferring a set of data to the second memory space; temporarily storing the set of data in a first memory cell pending a transfer to the second memory space; and appending the set of data to other sequential data in the first memory cell to obtain a transfer data block of a predetermined size for transfer to the second memory space.
この方法は一組のデータの第２のメモリスペースへの転送を要求する転送コマンドを遠隔装置から出し、データセットを第１のメモリセル内に一時的に格納して第２のメモリスペースへの転送を待ち、データセットを第１のメモリセル内の他の逐次データに付与して第２のメモリスペースへ転送する適切なサイズの転送データブロックを得るステップを含む。 - 特許庁 - A signal line driving circuit of the electrooptical device has a block-by-block memory which extracts and stores video signal data corresponding to blocks from a line memory and supplies them as data VD42, a shift register which outputs a sequential shift signal for selecting blocks in sequence, and a selection switch group 40.
電気光学装置の信号線駆動回路は、ラインメモリからブロック毎に対応する映像信号データを抜き出して記憶しデータＶＤ４２として供給するブロック分メモリ、ブロックを順次選択する順次シフト信号を出力するシフトレジスタ、選択スイッチ群４０を備える。 - 特許庁 - When redundant replacement is not performed, a regular row decoder 140.i receives a pre-decode address signal, selects a word line in a correspondent regular memory cell block, when redundant replacement is performed, a redundant row decoder 142.i receives a pre-decode signal, and selects a redundant word line in a redundant memory cell block.
冗長置換を行なわない場合、正規行デコーダ１４０．ｉは、プリデコードアドレス信号を受けて、対応する正規メモリセルブロック中のワード線を選択し、冗長置換をする場合、冗長行デコーダ１４２．ｉは、プリデコード信号を受けて、冗長メモリセルブロック中の冗長ワード線を選択する。 - 特許庁 - A directory information restoration circuit 115 extracts directory information from memory block data and inserted ECCs, executes an ECC check on every data word and a parity check on the directory information, and according to the results, executes a one-bit correction in one data word in the memory block.
ディレクトリ情報復元回路１１５は、メモリブロックデータおよび盛り込み済ＥＣＣからディレクトリ情報を抽出し、データワード毎のＥＣＣチェックおよびディレクトリ情報のパリティチェックを行い、この結果に従ってメモリブロック内の１データワードにおける１ビット訂正を行う。 - 特許庁 - In the case of dividing a frame read from a frame memory into blocks and applying inter-frame coding to the blocks, a motion vector detector 217 calculates the motion vector of each block, detects a distance between the block and a reference frame with respect to the motion vector and stores them in an attached information memory.
フレームメモリから読み出した１フレームをブロックに分割し、その分割したブロックをフレーム間符号化する場合、動きベクトル検出器２１７により、そのブロックの動きベクトルを算出し、その動きベクトルに関する参照フレームとの間の距離を検出して、それらを付加情報メモリに記憶する。 - 特許庁 - A data transfer system is configured so that a memory block 10 serves as a master and each of circuit blocks A to E serves as a slave, and thus the slave side (the circuit blocks) receives necessary data from the memory block 10 by only having decoders corresponding to addresses assigned thereto in advance and registers.
メモリブロック１０がマスターとなり、各回路ブロックＡ〜回路ブロックＥがスレーブとなるように構成したので、スレーブ側（回路ブロック）は、事前に割り当てたアドレスに対応するデコーダと、レジスタの構成を有するだけで、メモリブロック１０から必要なデータを取り込むことができる。 - 特許庁 - In case that update and overwrite are designated, a module deletion part 12 of the information processor 1 entirely deletes the content of a memory block storing at least a part of an old program module, and a module addition part 11 writes a new program module in an empty memory block storing no program module.
更新かつ上書き指定の場合には、情報処理装置１のモジュール削除部１２が旧プログラムモジュールの少なくとも一部が格納されているメモリブロックの内容全てを削除し、モジュール追加部１１がプログラムモジュールが格納されていない空きメモリブロックに新プログラムモジュールを書き込む。 - 特許庁 - Level shifters 115, 157 and 185 are provided, which convert to a voltage with the boosted voltage boosted by the boosting circuit 190 a signal (a signal whose voltage level is the voltage level of the battery 195) inputted to the memory block 100 from the outside of the memory block 100.
そして、このメモリブロック１００の外部から同メモリブロック１００へ入力される信号（その電圧レベルは、バッテリ１９５の電圧レベルとである信号）を昇圧回路１９０にて昇圧された昇圧電圧によって電圧変換するレベルシフタ１１５、１５７、１８５を備える。 - 特許庁 - To solve the problem that, when an error detection correction circuit reads data from an ECC block memory to detect and correct an error, the correction efficiency of the circuit is deteriorated if a past synchronization signal detection result or BIS data remains without being overwritten by new demodulation data in the ECF block memory.
誤り検出訂正回路がＥＣＣブロックメモリからデータを読み出して誤り検出訂正処理する場合、ＥＣＣブロックメモリに過去の同期信号の検出結果やＢＩＳデータが新しい復調データで上書きされずに残っていると、訂正能力を落としてしまう。 - 特許庁 - When a fraction less than 1ECC block is generated in the buffer memory 38, a system controller 32 requests the data for the amount of free space to the host device to store the data for the amount of 1ECC block in the buffer memory 38, then a data replenishment by the access to the optical disk 10 is evaded.
バッファメモリ３８に１ＥＣＣブロックに満たない端数が生じた場合、システムコントローラ３２は該空き容量分だけのデータをホスト装置に要求して１ＥＣＣブロック分のデータをバッファメモリ３８に格納し、光ディスク１０へのアクセスによるデータ補充を回避する。 - 特許庁 - To prevent performance in the data write speed of a flash memory from being lowered by the link write of data distributed on separated spots of a block or erasure of an invalid data block by automatically executing optimizing processing of the flash memory without making a user notice that.
本発明の課題は、ユーザが気付かないうちにフラッシュメモリの最適化処理を自動的に行い、ブロックの飛び地に点在するデータの連結書込み、又は無効データブロックの消去により、フラッシュメモリのデータ書込み速さのパフォーマンスの低下を防止できるようにすることにある。 - 特許庁 - In a memory circuit having a plurality of blocks having a plurality of regular sectors and spare sectors, each sector has a plurality of memory cells, when a regular sector in a first block is defective, the defective regular sector is replaced by a spare sector in a second block.
複数のレギュラーセクタとスペアセクタを有するブロックを複数有するメモリ回路において、各セクタは複数のメモリセルを有し、第１のブロック内のレギュラーセクタが不良を有する場合、当該不良レギュラーセクタが第２のブロック内のスペアセクタに置き換えられることを特徴とする。 - 特許庁 - To provide an architecture capable of avoiding an error by previously carrying out a predictive diagnosis of a defective memory cell having a small margin in an SRAM block with an acceleration test, and to provide a defective memory cell predictive diagnosis method.
ＳＲＡＭブロック内のマージンの小さい不良メモリセルを加速試験によって事前に予知診断を行い、エラーを回避できるアーキテクチャーおよび不良メモリセル予知診断方法を提供する。 - 特許庁 - For example, when a plurality of memory arrays ARY[0]-ARY[3] are provided in a memory block MB1, the sizes A[0]-A[3] of the ARY[0]-ARY[3] are different stepwise.
例えば、メモリブロックＭＢ１内に複数のメモリアレイＡＲＹ［０］〜ＡＲＹ［３］が備わった構成において、ＡＲＹ［０］〜ＡＲＹ［３］のサイズＡ［０］〜Ａ［３］が段階的に異なるように形成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
