「memory block」を含む例文一覧(2320)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 46 47 次へ＞- The bit denotes a borrow status for the memory block.
そのビットはメモリ・ブロックの借り状態を表す。 - 特許庁 - BLOCK DECODER AND SEMICONDUCTOR MEMORY ELEMENT INCLUDING THE SAME
ブロックデコーダ及びこれを含む半導体メモリ素子 - 特許庁 - LOGICAL DATA BLOCK, MAGNETIC RANDOM ACCESS MEMORY, MEMORY MODULE, COMPUTER SYSTEM, AND METHOD THEREFOR
論理データブロック、磁気ランダムアクセスメモリ、メモリモジュール、コンピュータシステムおよび方法 - 特許庁 - When a memory block is released, the 2nd list is retrieved, and when a free memory block adjacent to the released memory block exists, the released memory block and the free memory blocks are mutually connected to form a free memory block and then the contents of the 1st and 2nd lists are updated.
また、メモリブロックが解放された場合には、第２のリストを検索し、解放されたメモリブロックに隣接する空きのメモリブロックが存在する時は、解放されたメモリブロックと空きのメモリブロックとを相互に結合して、一の空きのメモリブロックを形成し、その後、第１及び第２のリストを更新する。 - 特許庁 - In the semiconductor memory, each memory block has a plurality of memory cells and a plurality of word lines connected to each of the memory cells.
各メモリブロックは、複数のメモリセルと、メモリセルにそれぞれ接続される複数のワード線とを有している。 - 特許庁 - Each memory block located at the edge and the adjacent memory block located at the center side share a sense amplifier 65.
エッジに位置したメモリブロックは隣接した中央側メモリブロックとともに感知増幅器を共有する。 - 特許庁 - The memory controller 22 has a function for converting the logical address of the memory 21 into a physical address identifying the memory block, and executes processing to replace the memory block with a preregistered free block in rewriting the memory block.
メモリコントローラ２２は、メモリ部２１の論理アドレスを、メモリブロックを特定する物理アドレスに変換する機能を有し、メモリブロックの書き換えに際して当該メモリブロックと予め登録されたフリーブロックとを置き換える処理を実行する。 - 特許庁 - A memory having a contiguous block of memory of the same type is determined so that a fragment includes a contiguous block of memory of the same type.
同じ形式のメモリの連続ブロックを有するメモリが決定され、フラグメントは同じ形式のメモリの連続ブロックを有する。 - 特許庁 - The target memory block may thus be initialized without the cache memory holding a valid copy of the target memory block.
したがって、ターゲット・メモリ・ブロックは、キャッシュ・メモリによりターゲット・メモリ・ブロックの有効なコピーを保持せずに初期設定することができる。 - 特許庁 - A row memory block group includes memory blocks arrayed in a horizontal direction.
ロウメモリブロック群は、横方向に配列されたメモリブロックにより構成される。 - 特許庁 - A memory device identifies a memory block including the sub-standard memory cell, determines a row address code, and applies the row address code to the memory block during refreshing.
メモリ装置はサブスタンダードメモリセルを含むメモリブロックを識別し、ロウアドレスコードを決定してリフレッシュ動作の間にロウアドレスコードをメモリブロックに印加する。 - 特許庁 - The data buffer is provided with a block memory 81 connected with the burst memory and the data processor and an access controller 82 connected with the block memory 81, the data processor, and the burst memory.
データバッファはバーストメモリ、データプロセッサに接続されたブロックメモリ８１と、ブロックメモリ８１、データプロセッサ、バーストメモリに接続されたアクセスコントローラ８２とを有する。 - 特許庁 - A column memory block group includes memory blocks arrayed in a vertical direction.
コラムメモリブロック群は、縦方向に配列されたメモリブロックにより構成される。 - 特許庁 - The data driver block DB and the memory block MB are disposed along a direction D1, and the pad block PDB is disposed on the side in the direction of D2 of the data driver block DB and the memory block MB.
データドライバブロックＤＢとメモリブロックＭＢはＤ１方向に沿って配置され、パッドブロックＰＤＢは、データドライバブロックＤＢ及びメモリブロックＭＢのＤ２方向側に配置される。 - 特許庁 - To simplify a circuit structure of a field memory having a register block and a sub-register block.
レジスタブロックとサブレジスタブロックを有するフィールドメモリの回路規模を簡素化する。 - 特許庁 - The flash memory part 100 includes a data block 130, a spare block 110 and a management block 120.
前記フラッシュメモリ部１００はデータブロック１３０、予備ブロック１１０、および管理ブロック１２０を含む。 - 特許庁 - To provide a memory block having a flexible structure.
フレキシブルな構造を有するメモリ区画を提供する。 - 特許庁 - To dispense with preparation of block information in a flash memory.
フラッシュメモリのブロック情報の準備を不要とする。 - 特許庁 - A memory cell array 1 has multiple block redundancies.
メモリセルアレイ１は、複数のブロックリダンダンシを有している。 - 特許庁 - In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block A, a block B, a block C, and a block D.
半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ、ブロックＢ、ブロックＣ、ブロックＤに分割されている。 - 特許庁 - This device is provided with a block selecting circuit storing defective information of a defective memory block in a large capacity memory block having low rewriting frequency, referring to the stored defective information, and selecting a backup memory block when the defective memory block is selected.
書換え頻度の低い大容量メモリブロックに不良メモリブロックの不良情報を格納し、格納された不良情報を参照して、不良メモリブロックが選択された場合にバックアップメモリブロックを選択するブロック選択回路を設ける。 - 特許庁 - Thereby the data of the memory block can be continued to be held without providing the holding circuit connecting the memory bus to the outside of the memory block.
このことによりメモリブロックの外部にメモリバスに接続するホールド回路を設けず、メモリバスのデータを保持し続けることができる。 - 特許庁 - BOOT BLOCK FLASH MEMORY CONTROL CIRCUIT, IC MEMORY CARD PROVIDED WITH IT, SEMICONDUCTOR STORAGE DEVICE, AND BOOT BLOCK FLASH MEMORY DELETING METHOD
ブートブロックフラッシュメモリ制御回路、およびそれを備えたＩＣメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 - 特許庁 - The data driver block DB and the memory block MB are disposed adjacent to each other along the direction D1 and the power supply circuit block PB is disposed between the scan driver block SB, and data driver block DB and memory block MB.
データドライバブロックＤＢとメモリブロックＭＢは、Ｄ１方向に沿って隣接して配置され、電源回路ブロックＰＢは、走査ドライバブロックＳＢと、データドライバブロックＤＢ及びメモリブロックＭＢとの間に配置される。 - 特許庁 - MANAGEMENT FOR UNWORKABLE BLOCK IN NONVOLATILE MEMORY SYSTEM
不揮発性メモリシステム内での使用不可能なブロック管理 - 特許庁 - To perform block interleave, using memory capacity for one interleave.
１インタリーブ分のメモリ容量でブロックインタリーブを行う。 - 特許庁 - MEMORY CELL, STORAGE CIRCUIT BLOCK, AND METHOD FOR WRITING DATA
メモリセル、記憶回路ブロック及びデータの書き込み方法 - 特許庁 - UNUSABLE BLOCK MANAGEMENT WITHIN NONVOLATILE MEMORY SYSTEM
不揮発性メモリシステム内での使用不可能なブロック管理 - 特許庁 - The x-directional decoder DEC1 can be arranged in memory block units.
ｘ方向デコーダDEC1はメモリブロック単位で設ければよい。 - 特許庁 - A protect-flag is written in the memory block.
上記メモリブロック中にはプロテクト・フラグが書き込まれている。 - 特許庁 - METHOD FOR OPTIMUM MEMORY MAPPING FOR RANDOM ADDRESSING OF BLOCK DATA
ブロックデータのランダムアドレッシング用最適メモリマッピング方法 - 特許庁 - When the target block is stored in the cache memory as a result, the cache control circuit reads the block data from the cache memory.
その結果、キャッシュメモリに目的のブロックが格納されている場合には、キャッシュメモリからブロックデータを読み込む。 - 特許庁 - The selection control circuit 16 is connected to a memory cell block 5, and provided for each memory cell block 5.
選択制御回路１６は、メモリセルブロック５に接続され、各メモリセルブロック５に対してそれぞれ設けられる。 - 特許庁 - A memory cell array block in the memory apparatus which is divided basing a twist bitline as reference is addressed in a block address.
ツイストビットラインを基準に分けられるメモリ装置内のメモリセルアレイブロックがブロックアドレスによりアドレッシングされる。 - 特許庁 - To provide a nonvolatile semiconductor memory device allowing reduction in a memory block.
メモリブロックを縮小化可能な不揮発性半導体記憶装置を提供する。 - 特許庁 - The last row of the memory sub-block is selected and the memory cells are inspected at P3.
Ｐ３ではメモリサブブロックの最後の行が選択されてメモリセルが検査される。 - 特許庁 - At a P3, the last row of the memory cell block is selected to inspect the memory cells.
Ｐ３ではメモリサブブロックの最後の行が選択されてメモリセルが検査される。 - 特許庁 - At a P4, a memory row below the twist part in the memory cell block is selected to inspect the memory cells.
Ｐ４ではメモリサブブロック中のツイスト部の下側のメモリ行が選択されてメモリセルが検査される。 - 特許庁 - This memory block has a memory cell array consisting of a plurality of memory cells 210 arranged in a matrix state.
このメモリブロックは、マトリックス状に配された複数のメモリセル２１０からなるメモリ・セル・アレイを有している。 - 特許庁 - The circuit blocks CB1 to CBN include a scan driver block SB, a power supply circuit block PB, a data driver block DB, and a memory block MB.
回路ブロックＣＢ１〜ＣＢＮは、走査ドライバブロックＳＢと電源回路ブロックＰＢとデータドライバブロックＤＢとメモリブロックＭＢを含む。 - 特許庁 - A data memory device 20 keeps block copy mount data 21, a pre-correction block copy data 22, and post-correction block copy data.
データ記憶装置２０は、版下台紙データ２１、補正前版下データ２２、補正後版下データ２３を保持する。 - 特許庁 - This signal processor is equipped with a trace control block 170 controlling an arbitration block A150 which arbitrates the right to use an internal memory A160 of a memory access block B130 and an arbitration block B180 which performs arbitration for storing the memory access history of the memory access block B130 in an internal memory B190 different from the internal memory A160 having accessed the memory access block B130.
メモリアクセスブロックＢ１３０の内蔵メモリＡ１６０に対する使用権を調停する調停ブロックＡ１５０と、メモリアクセスブロックＢ１３０のアクセスを実行した内蔵メモリＡ１６０とは別の内蔵メモリＢ１９０にメモリアクセスブロックＢ１３０のメモリアクセス履歴を格納するための調停を行う調停ブロックＢ１８０と制御を行うトレース制御ブロック１７０とを備える。 - 特許庁 - In this semiconductor memory device, a program memory cell block 30 for storing program data and a regular memory cell block 21 for storing ordinary data are arranged at the same memory array.
この半導体装置では、プログラムデータを記憶するためのプログラムメモリセルブロック３０と、通常のデータを記憶するための正規メモリセルブロック２１とを同じメモリアレイに配置する。 - 特許庁 - A memory cell array 11 has a plurality of blocks, each block has a plurality of memory cells.
メモリセルアレイ１１は、複数のブロックを有し、各ブロックは複数のメモリセルを有する。 - 特許庁 - The video data is managed by a management block set in the memory region of a memory device.
記憶装置の記憶領域に設定した管理ブロックで映像データを管理する。 - 特許庁 - A test circuit 12 tests the memory cell of a memory block 10 by hardware.
テスト回路１２はメモリブロック１０のメモリセルに対してハードウエアでテストを実行する。 - 特許庁 - The first block data are written in a first block of a fixed size corresponding to a memory.
第１のブロックデータは、メモリの対応する固定サイズの第１のブロックに書き込まれる。 - 特許庁 - The comparison block of a virtual memory block 214 determines the content of the received receiving frame.
仮想メモリブロック２１４の比較ブロックは、受信した受信フレームの内容を判定する。 - 特許庁 - The data block is written into a nonvolatile memory, when the data block passes the logical check (410).
データブロックが論理チェックをパスすると、データブロックは不揮発性メモリに書込まれ得る（４１０）。 - 特許庁 - To read a memory block while writing another memory block, thereby improving access efficiency.
１つをメモリブロックの書き込み動作中に、別のメモリブロックの読み出し動作を実行することで、アクセス効率を向上する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
