「memory block」を含む例文一覧(2320)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 46 47 次へ＞
  • A memory cell block MCB is connected to the Dummy BL and the Dummy/BL.
    このＤｕｍｍｙＢＬ，Ｄｕｍｍｙ／ＢＬに、それぞれメモリセルブロックＭＣＢを接続する。 - 特許庁
  • NAND FLASH MEMORY DEVICE WITH CHANGEABLE BLOCK SIZE
    ブロックサイズの変更が可能なＮＡＮＤ型フラッシュメモリ装置 - 特許庁
  • The block whose data are changed on the free memory is synchronized with the corresponding block on the limited memory if necessary.
    そして、自由メモリ上でデータが変化したブロックを、必要に応じて制限メモリ上の該当ブロックにシンクロナイズさせる。 - 特許庁
  • The memory array 22 is managed by block areas 221, 221... etc.
    メモリアレイ２２は、ブロック領域２２１,２２１・・・で管理されている。 - 特許庁
  • To provide a semiconductor memory device block merging method.
    半導体メモリ装置のブロック併合方法を提供すること。 - 特許庁
  • Second test data TWD2 is written not only in a second regular memory block MB2 but also in a parity memory block PMB.
    第２試験データＴＷＤ２は、第２レギュラーメモリブロックＭＢ２だけでなくパリティメモリブロックＰＭＢにも書き込まれる。 - 特許庁
  • An MRAM device 50 includes a memory array (MRAM cell block 52 and reference MRAM cell block 54) including a magnetic memory cell.
    ＭＲＡＭデバイス５０は、磁気メモリセルからなるメモリアレイ（ＭＲＡＭセルブロック５２，基準ＭＲＡＭセルブロック５４）を備える。 - 特許庁
  • To provide a memory controller and a flash memory system, so as not to search only a specific physical block for an empty block.
    空きブロックの検索を特定の物理ブロックに集中させないメモリコントローラおよびフラッシュメモリシステムを提供する。 - 特許庁
  • Normal blocks included in the memory blocks M can be replaced and recovered by a spare block included in any memory block.
    メモリブロックＭに含まれるノーマルブロックは、いずれかのメモリブロックに含まれるスペアブロックにより置換救済が可能である。 - 特許庁
  • The memory circuit 20 is provided with a plurality of memory clocks identically structured with each other, a redundant memory block identically structured with the memory block, and a switching circuit which makes defective memory blocks into memory unavailable state and the redundant memory block available, in response to the switching signal.
    メモリ回路２０は、互いに同一構成の複数のメモリブロックと、該メモリブロックと同一構成の冗長メモリブロックと、該切換信号に応答して該複数のメモリブロックのうち欠陥のあるメモリブロックを不使用状態にし該冗長メモリブロックを使用状態にする切換回路とを備えている。 - 特許庁
  • A memory cell block for the acceleration test and a memory cell block for a normal operation are prepared in the SRAM block to carry out the acceleration test and a normal operation in parallel.
    加速試験は、ＳＲＡＭブロック中に加速試験用のメモリセルブロックと通常動作用のメモリセルブロックを用意し、通常動作と並行して行う。 - 特許庁
  • The memory adapter 4 writes the block data to the memory device 5, also generates a block CRC code from the block data and returns it to the host adapter 2 as a write reply.
    メモリアダプタ４は、ブロックデータをメモリデバイス５にメモリライトするとともに、該ブロックデータからブロックＣＲＣコードを生成しライトリプライとしてホストアダプタ２に返却する。 - 特許庁
  • At the first booting of the flash memory, a defective block mapping table stored in a predetermined block in a memory cell array is stored in a defective block mapping register part.
    フラッシュメモリの最初ブーティング時、メモリセルアレイ部の所定のブロックに貯蔵された不良ブロックマッピングテーブルは、不良ブロックマッピングレジスター部に貯蔵される。 - 特許庁
  • The block of the semiconductor memory 2 is divided into a data page 222 and an alternative page 223, and the semiconductor memory 2 is divided into a data block 22 and an alternative block 23.
    半導体メモリ２のブロック内をデータページ２２２と交替ページ２２３とに分け、半導体メモリ２を、データブロック２２と、交替ブロック２３とに分ける。 - 特許庁
  • A data transfer part DT is provided extendedly on the memory block from the program wiring block so as to transfer the program information of the program in the program wiring part to the memory block.
    データ転送部ＤＴは、プログラム配線ブロック上からメモリブロック上へと延在し、プログラム配線部のプログラムのプログラム情報をメモリブロックに転送する。 - 特許庁
  • The information processor 1 assigns the proper name of a memory block to each memory block secured in the storage area of the nonvolatile memory 40 and performs memory management for the nonvolatile memory 40 by using a memory management table for identifying the memory blocks according to the names of the memory blocks.
    情報処理装置１は、不揮発性メモリ４０の記憶領域に確保されるメモリブロックそれぞれに固有のメモリブロック名を付し、そのメモリブロック名によってメモリブロックを識別するメモリ管理テーブルを用いて、不揮発性メモリ４０のメモリ管理を行う。 - 特許庁
  • The NAND type flash memory 3 is the memory having the second erasure block size.
    ＮＡＮＤ型フラッシュメモリ３は、前記第２の消去ブロックサイズを有するメモリである。 - 特許庁
  • A memory controller 5 examines data stored in each block of the memory 6 for back-up.
    メモリコントローラ５は、バックアップ用のメモリ６の各ブロックに格納されたデータを検査する。 - 特許庁
  • Each memory structure has a plurality of memory structure entries each corresponding to one block.
    メモリ構造は各々がブロックの１つに対応する複数のメモリ構造エントリを有する。 - 特許庁
  • To provide a memory device with the redundant memory block which is evaluated in byte units.
    バイト単位で評価される冗長メモリ・ブロックを有するメモリ・デバイスを提供すること。 - 特許庁
  • METHOD OF PROVIDING BLOCK STATE INFORMATION IN SEMICONDUCTOR MEMORY DEVICE INCLUDING FLASH MEMORY
    フレッシュメモリを具備する半導体メモリ装置におけるブロック状態情報提供方法 - 特許庁
  • The redundant memory cell selection circuit selects one memory cell block, an in-block memory cell group selection signal for selecting a predetermined memory cell group thereof is generated, and a predetermined redundant memory cell group is selected based on the address signal and the in-block memory cell group selection signal.
    冗長メモリセル選択回路はメモリセルブロックを１つ選択し、その内の所定のメモリセルグループを選択するブロック内メモリセルグループ選択信号を生成し、アドレス信号及びブロック内メモリセルグループ選択信号に基づき所定の冗長メモリセルグループを選択する。 - 特許庁
  • Each memory block MB(2^n-1) includes (2^n-1) memory cells 1 for MRAM.
    各メモリブロックＭＢ（２^ｎ−１）は、（２^ｎ−１）個のＭＲＡＭ用のメモリセル１を含む。 - 特許庁
  • MEMORY CELL PROGRAMMING METHOD FOR SIMULTANEOUSLY PROGRAMMING MANY MEMORY BLOCK GROUPS, AND SEMICONDUCTOR DEVICE
    多数のメモリブロックグループを同時にプログラミングするメモリセルプログラミング方法及び半導体装置 - 特許庁
  • A semiconductor memory 100 comprises a plurality of memory block regions 30, 32, 40, 42.
    半導体記憶装置１００は、複数のメモリブロック領域３０，３２，４０，４２を含む。 - 特許庁
  • Further, signals to be supplied to other memory blocks than the above memory block is maintained at a constant value.
    さらに、当該メモリブロック以外のメモリブロックに供給される信号を一定値に保つ。 - 特許庁
  • A redundancy memory cell array 31 has a plurality of blocks, each block has a plurality of memory cells.
    リダンダンシーメモリセルアレイ３１は、複数ブロックを有し、各ブロックは複数のメモリセルを有する。 - 特許庁
  • Each memory block includes a plurality of memory cells and a plurality of word lines connected to the plurality of respective memory cells.
    各メモリブロックは、複数のメモリセルと、複数のメモリセルにそれぞれ接続される複数のワード線を有する。 - 特許庁
  • To realize a general-purpose IC memory card capable of operating a boot block flash memory by an existing host system expecting an even block flash memory.
    均等ブロックフラッシュメモリを想定した既存ホストシステムによりブートブロックフラッシュメモリを動作させることができる、汎用性のあるＩＣメモリカードを実現する。 - 特許庁
  • Common word lines WL1 to WL4 are connected to the memory cells of the strings of the data memory cell block 1 and the reference memory cell block 2.
    データメモリセルブロック１の各ストリングのメモリセルと参照メモリセルブロック２の各ストリングのメモリセルには共通のワード線ＷＬ１〜ＷＬ４を接続する。 - 特許庁
  • An address comparing part 150 compares a column address of a memory address with a threshold memory address, and determines whether the memory address belongs to the first block or the second block.
    アドレス比較部１５０は、メモリアドレスの列アドレスと閾値メモリアドレスと比較して、該メモリアドレスが第１、第２ブロックのどちらに属するかの判断を行う。 - 特許庁
  • A volatile memory block (11) is connected to the nonvolatile memory block and has a plurality of the volatile memory cells for storing the information to be rewritable by the binary.
    揮発性メモリブロック（１１）は不揮発性メモリブロックに接続され、情報を２値で書き換え可能に記憶する揮発性メモリセルを複数個有する。 - 特許庁
  • For example, a memory block 20 is positioned in the element formation region 30, and normal and redundant memory cells are formed within the memory block 20.
    この素子形成領域３０には、たとえばメモリブロック２０が配置されており、そのメモリブロック２０内にはノーマルメモリセルおよび冗長メモリセルが形成されている。 - 特許庁
  • The analog reference power supply voltage output circuit is disposed between an Mth memory block and an (M+1)th memory block among the first to Nth memory blocks.
    アナログ基準電源電圧出力回路が、第１〜第Ｎのメモリブロックのうちの第Ｍのメモリブロックと第Ｍ＋１のメモリブロックとの間に配置される。 - 特許庁
  • For changing the data inside the limited memory, the corresponding block is copied to the free memory, and on the free memory, the data inside the block is rewritten.
    制限メモリ内のデータを変化させる場合には、該当するブロックを自由メモリにコピーして、自由メモリ上でブロック内のデータ書換え処理を行う。 - 特許庁
  • When a control circuit 11 detects an access to the regular memory block shown by the relief information, the circuit switches the access to the regular memory block to an access to a corresponding spare memory block, and when the circuit detects occurrence of an erasure error, the circuit performs control for adding relief information which associates the memory block related to the error with the spare memory block.
    制御回路（１１）は、救済情報で示される正規のメモリブロックへのアクセスを検出すると正規メモリブロックアクセスを対応予備メモリブロックアクセスに切り換え、消去エラーの発生を検出したときは当該エラーに係るメモリブロックを予備のメモリブロックに対応付ける救済情報を追加する。 - 特許庁
  • This semiconductor memory is provided with a spare block decoder 8 enabling the selection of a spare memory block and a register section 6 holding a signal making the spare block decoder effective, and it is controlled whether the spare memory block is used as a second regular memory region or it is used as a spare memory block for redundancy by a signal held by the register.
    予備メモリブロックを選択可能にする予備ブロックデコーダ８と予備ブロックデコーダを有効にする信号を保持するレジスタ部６を設け、レジスタが保持する信号により、予備メモリブロックを第２の正規メモリ領域として使用するか、冗長用の予備メモリブロックとして使用するかを制御する。 - 特許庁
  • Therefore, not only the memory block having the defective memory cell column but any of the memory cell columns in the other memory blocks is always relieved.
    このため、不良メモリセル列を有するメモリブロックだけでなく、他のメモリブロックにおけるメモリセル列のいずれかが常に救済される。 - 特許庁
  • MEMORY MANAGING DEVICE CAPABLE OF WRITING DATA BLOCK BY DISPLACEMENT
    置換によりデータブロックの書き込みを可能にするメモリ管理装置 - 特許庁
  • A programmable delay element is provided in each block of a memory element.
    プログラマブル遅延素子が、メモリ素子の各ブロックに設けられている。 - 特許庁
  • BUFFER MEMORY FOR BLOCK DATA TRANSFER AND SERIAL DATA TRANSMISSION RECEPTION SYSTEM
    ブロック・データ転送用バッファメモリ及びシリアルデータ送受信システム - 特許庁
  • LEADER BLOCK ASSEMBLY WITH SNAP-IN FUNCTION FOR DATA MEMORY TAPE CARTRIDGE
    データ記憶テープカートリッジ用スナップ・イン機能付きリーダブロックアセンブリ - 特許庁
  • The memory controller 5 determines a block to be examined from a page of the memory 6, and reads data 45C from the examination target block.
    メモリコントローラ５は、メモリ６のページの中から検査対象のブロックを決定し、検査対象のブロックからデータ４５Ｃを読み出す。 - 特許庁
  • NONVOLATILE MAGNETIC MEMORY CELL AND STORAGE CIRCUIT BLOCK EMPLOYING THE SAME
    不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック - 特許庁
  • changes the size of the memory block pointed to by ptr to size bytes.
    は、ポインタptrが示すメモリブロックのサイズを変更してsizeバイトにする。 - JM
  • A refresh control circuit periodically executes the refresh operation of the memory blocks excluding a memory block corresponding to the inhibiting block information.
    リフレッシュ制御回路は、禁止ブロック情報に対応するメモリブロックを除くメモリブロックのリフレッシュ動作を周期的に実行する。 - 特許庁
  • NAND FLASH MEMORY DEVICE EQUIPPED WITH SECURITY REDUNDANCY BLOCK, AND METHOD FOR REPAIRING SECURITY BLOCK
    保安リダンダンシーブロックを具備したＮＡＮＤフラッシュメモリ装置及び保安ブロックをリペアする方法 - 特許庁
  • The memory block MB and the data driver block DB are disposed adjacent to each other along the first direction D1.
    メモリブロックＭＢとデータドライバブロックＤＢはＤ１方向に沿って隣接して配置される。 - 特許庁
  • The memory structure has a contact block (1), and cell blocks (2-9) adjacent to the contact block (1).
    メモリ構造物は、接続区画（１）と、該接続区画（１）に隣接するセル区画（２〜９）とを有する。 - 特許庁
  • The process control block 1 stores the generated new road information into a new information memory block 4.
    処理制御部１は、生成した新規道路情報を新規情報記憶部４に記憶する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 46 47 次へ＞

例文データの著作権について