「memory block」を含む例文一覧(2320)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 46 47 次へ＞- An address storage part 140 stores a threshold value memory address for dividing the memory cell array 110 into a first block for storing one bit data for each memory cell and a second block for storing one bit data for each pair of memory cell.
アドレス記憶部１４０は、メモリセル毎に１ビットデータを記憶させる第１ブロックと、メモリセル対毎に１ビットデータを記憶させる第２ブロックとにメモリセルアレイ１１０を分けるための閾値メモリアドレスを記憶する。 - 特許庁 - In response to a determination that the target memory block has a data-invalid coherency state with respect to the cache memory, the cache memory issues on interconnection a corresponding initialization request indicating the target memory block.
ターゲット・メモリ・ブロックがキャッシュ・メモリに対するデータ無効コヒーレンス状態を有するという判断に応答して、キャッシュ・メモリは、ターゲット・メモリ・ブロックを示す対応する初期設定要求を相互接続上で発行する。 - 特許庁 - A layer conversion part 70a is formed between the memory part 40 and a row block 20.
メモリ部４０とロウブロック２０との間に層変換部７０ａを設ける。 - 特許庁 - Size of the memory cell block erased in accordance with word line bias voltage is decided.
ワードラインバイアス電圧に応じて消去されるメモリセルブロックのサイズが決まる。 - 特許庁 - METHOD AND DEVICE FOR EXECUTING BLOCK CACHE IN NONVOLATILE MEMORY SYSTEM
不揮発性メモリシステムにおいてブロックキャッシュを実行する方法および装置 - 特許庁 - A layer conversion part 70b is formed between the memory part 40 and a column block 50.
メモリ部４０とカラムブロック５０との間に層変換部７０ｂを設ける。 - 特許庁 - MARKING METHOD FOR INITIAL DEFECTIVE BLOCK, DETECTING METHOD, AND SEMICONDUCTOR MEMORY
初期不良ブロックのマーキング方法、検索方法、及び半導体記憶装置 - 特許庁 - MEMORY CELL, STORAGE CIRCUIT BLOCK, DATA WRITE METHOD AND DATA READ METHOD
メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 - 特許庁 - This semiconductor device is provided with a memory cell block and a sense amplifier band.
本発明による半導体装置は、メモリセルブロックと、センスアンプ帯とを備える。 - 特許庁 - MEMORY SYSTEM, COMPUTER SYSTEM, AND METHOD FOR CORRECTING BIT ERROR IN DATA BLOCK
メモリシステム、コンピュ—タシステムおよびデ—タ・ブロック中のビットエラ—を訂正する方法 - 特許庁 - To increase a degree of freedom in setting the size of the erased block of a flash memory.
フラッシュメモリにおいて、消去ブロックサイズ設定の自由度を大きくする。 - 特許庁 - LEVEL SHIFTER AND BLOCK DRIVER IN NONVOLATILE SEMICONDUCTOR MEMORY DEVICE INCLUDING THE SAME
レベルシフタ及びこれを含む不揮発性半導体メモリ装置のブロックドライバー - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, FUNCTIONAL CIRCUIT BLOCK, MEMORY, AND INFORMATION PROCESSOR
半導体集積回路装置，機能回路ブロック，メモリおよび情報処理装置 - 特許庁 - This invention includes a flash memory part 100 and a bad block management part 200.
本発明はフラッシュメモリ部１００とバッドブロック管理部２００とを含む。 - 特許庁 - This circuit is provided with a memory cell block, a first decoder 16, and a second decoder 18.
メモリセルブロックと、第１デコーダ１６と、第２デコーダ１８とを備えている。 - 特許庁 - The nonvolatile memory part is provided with the diagnostic rewrite function of detecting a failure block by enabling the read protection and the write protection with every divided block of the memory device.
不揮発メモリ部は、メモリデバイスの分割されたブロックごとに、リードプロテクト、ライトプロテクトを可能にし、不良ブロックを発見する診断リライト機能を持たせる。 - 特許庁 - For example, the semiconductor device includes a dummy memory block MBD and a dummy submatch determining circuit SMDD, in addition to a regular memory block MB and a regular submatch determining circuit SMD.
例えば、正規のメモリブロックＭＢ及びサブマッチ判定回路ＳＭＤに加えてダミー・メモリブロックＭＢＤ及びダミー・サブマッチ判定回路ＳＭＤＤを備える。 - 特許庁 - The command control section 120 accesses the memory block 131 in response to the access signal 122 and acquires specified information corresponding to the command from the memory block 131.
コマンド制御部１２０は、このアクセス信号１２２でもってメモリブロック１３１をアクセスし、メモリブロック１３１からコマンドに応じた特定の情報を取得する。 - 特許庁 - A divided block length calculation part 140 determines a divided block length by which a memory size not exceeding a cache size can be obtained by using the memory size calculation formula.
分割ブロック長計算部１４０は，メモリサイズの計算式を用いて，キャッシュサイズを超えないメモリサイズが得られる分割ブロック長を決定する。 - 特許庁 - The first writing load circuit and the second writing load circuit simultaneously perform writing to a memory cell in the first block and a memory cell in the second block, respectively.
第１書き込み負荷回路及び第２書き込み負荷回路は、第１ブロック内のメモリセル及び第２ブロック内のメモリセルにそれぞれ同時に書き込みを行う。 - 特許庁 - Page buffers 100 read data of memory cells 42 in a block unit for each memory cell column in a block to be an object for detecting flag data and latch the data.
フラグデータの検出を行う対象となるブロックにおいて、ページバッファ１００がメモリセル列毎にブロック単位でメモリセル４２のデータを読み出してラッチする。 - 特許庁 - To improve transfer efficiency between a memory and a signal processing block and also to make it possible to use the memory whose operation speed is slow in the signal processing block.
メモリと信号処理ブロック間の転送効率を向上させ、また、動作速度の遅いメモリを信号処理ブロック内部で使用することを可能とする。 - 特許庁 - When an error is caused in the read data in the selected memory block, determination of a data area to which the selected memory block belongs is carried out.
前記選択されたメモリブロックで読み出されたデータにエラーが発生した場合、前記選択されたメモリブロックがどのデータ領域に属するかが判別される。 - 特許庁 - Thereby, a large-block flash memory can be used by using a control method of a small-block flash memory and data storage efficiency can be enhanced.
これにより、小ブロックフラッシュメモリの制御方式を用いて大ブロックフラッシュメモリを使用することができてデータ貯蔵効率を高めることができる。 - 特許庁 - A trace control block 170 is provided and traces a needed access history from a memory access block to a specific region of a memory according to the setting from a microcomputer 110.
トレース制御ブロック１７０を設け、マイクロコンピュータ１１０からの設定により必要なメモリアクセスブロックからのアクセス履歴をメモリの特定領域にトレースする。 - 特許庁 - The nonvolatile memory section has a diagnosis rewrite function allowing a read/protect and write/protect per divided block of a memory device and finding out a failure block.
不揮発メモリ部は、メモリデバイスの分割されたブロックごとに、リードプロテクト、ライトプロテクトを可能にし、不良ブロックを発見する診断リライト機能を持たせる。 - 特許庁 - Thereby, a large-block flash memory can be used by using a control method of a small-block flash memory and data storage efficiency can be enhanced.
これにより、小ブロックフラッシュメモリの制御方式を用いて大ブロックフラッシュメモリを使用することができてデータ貯蔵効率を高めることができる。 - 特許庁 - A logical source program 11 has a function description block where the function of a logic circuit in a semiconductor device is described and a memory description block which generates a memory.
論理ソースプログラム１１は、半導体デバイス内の論理回路の機能を記述した機能記述ブロックと、メモリを生成するメモリ記述ブロックとを有する。 - 特許庁 - Data transmission speed between a memory block 13 and a local logic circuit is increased by providing a local logic circuit 21 in an I/O section 20 near the memory block 13.
メモリブロック１３近傍のＩ／Ｏ部２０にローカルロジック回路２１を設けることにより、メモリブロック１３とローカルロジック回路とのデータ伝送を高速化している。 - 特許庁 - To provide a memory system for achieving speed-up and an increase in efficiency in data writing processing in non-volatile memory, to which overwriting is inapplicable and to which writing involves block-to-block data move.
上書き不可能な不揮発性メモリにおけるブロック移動を伴うデータ書き込み処理の効率化、高速化をなし得るメモリシステムを提供すること。 - 特許庁 - An editorial (erasing) unit of a flash memory being a storage region of a memory card is made one block, and a header and SU of integer pieces are recorded in its one block.
メモリカード４０の記憶領域となるフラッシュメモリ４２の編集（消去）単位を１ブロックとし、その１ブロックにヘッダと整数個のＳＵとが記録される。 - 特許庁 - After the end of a series of writing processing, the cancel-scheduled block is set to a cancel block to write back the address manage information in the memory 109 to the nonvolatile memory 111.
一連の書き込み処理後に、無効予定を無効ブロックとして読み書きメモリ１０９のアドレス管理情報を不揮発性メモリ１１１に書き戻す。 - 特許庁 - A set of memory cells corresponding to a rectangular area of a display picture is set as a block and continuous addresses are allocated to memory cells in the block.
表示画像の１つの矩形領域に対応するメモリセルの集合を１つのブロックとし、１つのブロック内のメモリセルに対し連続するアドレスを割付ける。 - 特許庁 - The image data A, B in the memory block 20 are furthermore reduced to be able to store image data of a new original C, and the reduced image data are stored in an image storage area of the memory block 10 (S43).
原稿Ｃを蓄積できるようにさらにメモリブロック２０の画像データを縮小し、メモリブロック１０の画像蓄積領域に蓄積する（Ｓ４３）。 - 特許庁 - An external memory BIST 21, which tests a nonvolatile semiconductor memory which is an external memory, is provided with a bad block address management table having a function which monitors block addresses, stores bad block addresses and perform test control in a test of nonvolatile semiconductor memory 4.
外部メモリである不揮発性半導体メモリをテストする外部メモリＢＩＳＴ２１には、不揮発性半導体メモリ４のテストにおいて、ブロックアドレスの監視、バッドブロックアドレスの格納、ならびにテスト制御などの機能を有するバッドブロックアドレス管理テーブルが設けられている。 - 特許庁 - A pseudo arbitration block 180 is also provided in an arbitration block 150, receives a memory use request signal from another memory access block in the process of trace execution of the access history and returns a memory use approval signal without actually accessing an internal memory 160.
また、調停ブロック１５０内に疑似調停ブロック１８０を設け、アクセス履歴のトレース実行中の他のメモリアクセスブロックからのメモリ使用要求信号を受け付け、実際に内蔵メモリ１６０にアクセスすることなくメモリ使用承認信号を返送する。 - 特許庁 - When a program C needs a block C2 in a state that a vacant block is absent in a memory buffer 13, a memory management part 16 selects a program having lower use frequency of a program A and a program B, and selects a memory block having lowest use frequency of memory use areas thereof.
メモリバッファ１３に空きブロックがない状態で、プログラムＣがブロックＣ２を必要とした場合、メモリ管理部１６はプログラムＡ及びプログラムＢのうちの使用頻度の低いほうを選び、そのメモリ使用領域の中で最も使用していないメモリブロックを選択する。 - 特許庁 - When the residual number of the unused spare memory blocks of the main memory chip becomes a second prescribed value, reading from / writing to the main memory chip is changed over to the sub memory chip as bypassing the formatting processing of the memory block inside the sub memory chip.
また、メインメモリチップの未使用の予備メモリブロックの残り数が第２の所定値になった時には、そのサブメモリチップ内のメモリブロックのフォーマット処理をバイパスしながら、メインメモリチップへの読み書きをサブメモリチップに切り替える。 - 特許庁 - Capacity information of other memory blocks 22-25 is written in a memory block 21 of a memory block array 15 having a plurality of memory blocks in which memory cells constituted of nonvolatile transistors are arranged respectively in a matrix state, it is read at batch erasure or at block erasure, and batch erasure or block erasure of memory blocks 22-25 are performed using read capacity information.
不揮発性トランジスタによって構成されたメモリセルがそれぞれ行列状に配置された複数のメモリブロックを有するメモリブロックアレイ１５の内のメモリブロック２１に、他のメモリブロック２２〜２５の容量情報を書込んでおき、一括消去時またはブロック消去時にそれを読出して、読出した容量情報を用いて、一括消去またはメモリブロック２２〜２５のブロック消去を行うようにした。 - 特許庁 - The semiconductor device is composed of an SRAM block including a memory cell array arranging memory cells MC composed of SRAM cells in a matrix and peripheral circuits, an FGT block, and a connection block electrically connecting the SRAM block and the FGT block.
半導体装置は、ＳＲＡＭセルからなるメモリセルＭＣが行列状に配列されるメモリセルアレイおよび周辺回路を含むＳＲＡＭブロックと、ＦＧＴブロックと、ＳＲＡＭブロックとＦＧＴブロックとを電気的に接続するための接続ブロックとから構成される。 - 特許庁 - The operating method includes a step of reading the data from the sub-block picked up from among the sub-blocks of the selected memory block, and a step of selectively refreshing each sub-block of the selected memory block in response to reading of the selected sub-block.
本発明の動作方法は、選択されたメモリブロックのサブブロックのうちで選択されたサブブロックからデータを読み出す段階、及び選択されたサブブロックの読み出しに応答して選択されたメモリブロックの各サブブロックを選択的にリフレッシュする段階で構成される。 - 特許庁 - When data of a memory block is erased, operation S3 in which an erase pulse is applied en bloc to the memory block and operation S6 in which the erase pulse is applied en bloc to a limited one part of region of the memory block are used jointly.
メモリブロックのデータを消去する際に、メモリブロックに対して一括して消去パルスを印加する動作Ｓ３と、メモリブロックの一部の領域に限定して一括して消去パルスを印加する動作Ｓ６とを併用する。 - 特許庁 - The well area of the memory block is separated from other memory blocks and nonvolatile memory cells which are electrically erasable and electrically writable are formed in the well area and the memory cells are made an erasure unit.
メモリブロックは、他のメモリブロックとウェル領域が分離され、ウェル領域に電気的に消去及び書き込み可能な不揮発性メモリセルが形成され、消去単位とされる。 - 特許庁 - To provide a memory controller for extending the retention period of the data of a flash memory, and for reducing the erasure frequency of the block of a flash memory, and for extending the lifetime of the flash memory.
フラッシュメモリのデータの保持期間を延ばし、また、フラッシュメモリのブロックの消去回数を減らして、フラッシュメモリの寿命を延ばす事のできるメモリ制御装置を提供する。 - 特許庁 - In this semiconductor memory device, three memory cell parts 100, 101, 102 consisting of one memory cell compose, and data can be stored in this memory cell block.
この半導体記憶装置は、１個のメモリセルからなる３つのメモリセル部１００,１０１,１０２がメモリセルブロックを構成し、このメモリセルブロックにデータを記憶させることができる。 - 特許庁 - Column selecting operating in a memory block of a remote side from a data input/output circuit 50 is performed without waiting selection of a memory block under a state that the switch group SWI us turned off, after selection of a memory block is decided, either of turning on of the switch group SWI or column selection in the other memory block is performed.
データ入出力回路５０から遠い側のメモリブロックにおける列選択動作は、スイッチ群ＳＷＩをオフした状態の下でメモリブロックの選択を待たずに実行され、メモリブロックの選択が確定した後に、スイッチ群ＳＷＩのオンおよび他方のメモリブロックにおける列選択のいずれか一方が実行される。 - 特許庁 - A nonvolatile memory 1011 has a management table storage block, a scratch block allocated for data writing, a data block which holds data, and an erased block in which data have been erased.
不揮発性メモリ１０１１は、管理テーブル格納ブロックと、データ書き込みのために割り当てたスクラッチブロックと、データを保持するデータブロックと、データを消去した消去済みブロックを持つ。 - 特許庁 - A block of memory is repeatedly erased in each memory bank up to the number of hidden spare blocks in another embodiment.
別の実施例では、メモリのブロックが、隠された代替ブロックの数まで、各メモリバンク内で繰り返し消去される。 - 特許庁 - To quickly execute memory access processing by block units by management using a memory area with a small capacity.
ブロック単位のメモリアクセス処理を、小容量のメモリ領域を用いた管理で高速に実行できるようにする。 - 特許庁 - The power supply for a memory block 100 including the memory array 110 is the boosting circuit 190.
このメモリセルアレイ１１０を含むメモリブロック１００は、その電力供給源を昇圧回路１９０とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
