「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 46 47 次へ＞- According to the acquired maximum value, a memory size of a control block for managing the parameter is determined, and the operating system is configured using the control block of the determined memory size.
取得した最大値に応じてパラメータを管理するコントロールブロックのメモリサイズを決定し、決定したメモリサイズのコントロールブロックを利用してオペレーティングシステムを構築する。 - 特許庁 - The NAND type flash memory 3 has the second erasure block size.
ＮＡＮＤ型フラッシュメモリ３は、前記第２の消去ブロックサイズを有するメモリである。 - 特許庁 - A read counter 5 counts a read count RC to the memory 4 for the unit of a block.
リードカウンタ５は、メモリ４に対するリード回数ＲＣをブロック単位でカウントする。 - 特許庁 - Data within the determined block are then temporarily saved in a flash memory (S13).
そして、この決定したブロック内のデータをフラッシュメモリに一時的に退避する（Ｓ１３）。 - 特許庁 - The number of addresses to be allocated to the memory cells in the block is set as one page.
また、１つのブロック内のメモリセルに割付けるアドレスの数を１ページ分とする。 - 特許庁 - The memory stores the correction value of the block area of one line derived by the calculation part.
メモリは、算出部が導出した１ラインのブロック領域の補正値を記憶する。 - 特許庁 - For example, a plate line PL1 is provided at one of sides of a memory cell block MCB.
たとえば、メモリセルブロックＭＣＢの片側には、プレート線ＰＬ１が設けられている。 - 特許庁 - All address regions of a defective analysis memory 118 is divided into N storage regions, and a defective block memory 130 is provided which has block addresses corresponding to as many as N divisions.
不良解析メモリの全アドレス領域をＮ個の記憶容量に分割し、このＮ個の分割数に対応するブロックアドレスを持つ不良ブロックメモリ１３０を設ける。 - 特許庁 - The pass transistor parts 123_L, 123_R are arranged at the left and right of a memory block 110.
パストランジスタ部１２３＿Ｌ、１２３＿Ｒは、メモリブロック１１０の左右に配列される。 - 特許庁 - To provide a memory controller performing block erasure frequency averaging with higher accuracy.
ブロック消去回数平均化をより高精度に行うメモリコントローラを提供する。 - 特許庁 - To reduce the amount of memory accesses when eliminating block noise of an interlace frame picture.
インターレースフレームピクチャのブロックノイズを除去する際のメモリアクセス量を少なくする。 - 特許庁 - Data are transferred to a memory region with a second block as the smallest unit.
記憶領域に対しては、第２ブロックを最小単位としてデータ転送を行う。 - 特許庁 - A data abolishment part 107 produces randomly an address accessing the selected memory block, and abolishes the packet stored in the produced address from the memory block.
データ廃棄部１０７において、この選択された記憶ブロックにアクセスするアドレスがランダムに生成され、生成されたアドレスに記憶されるパケットが記憶ブロックから廃棄される。 - 特許庁 - Namely, the function block 5A which acquires the bus right of the system bus 2, can perform access through the system bus 2 to a memory 4.
一方、BO[x]はビットＩ／Ｏ６Ｂのバス権制御出力ポートの値である。 - 特許庁 - In a memory cell array 1, a memory cell range being a unit of data erasion is made one block, and assembly of one block to plurality of blocks is made one core and the plurality of cores are arranged.
メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁 - In the drawing, the block with the first resolution or the backup block is read from the main memory to a texture memory to be drawn so that chipping of the drawing is not generated in each frame.
各フレームにおいて描画の欠けが生じないように、第１の解像度のブロックないしバックアップブロックを主メモリからテクスチャメモリに読み込んで描画する。 - 特許庁 - A requester 1-10 to 1-1 m publish memory access request against a request control block 1-00.
リクエスタ1-10〜1-1mは、リクエスト制御ブロック1-00に対してメモリアクセスリクエストを発行する。 - 特許庁 - The number of errors in a block of the semiconductor nonvolatile memory device 120 is determined.
半導体不揮発性メモリ装置１２０のブロックにおけるエラー数が決定される。 - 特許庁 - The system uses a compactor that periodically advances through a circular sequence of the flash memory location organized as a block and clears the block as it advances through the memory location.
このシステムはコンパクタを使用するが、これはブロックとして編成されたフラッシュメモリ位置の円形シーケンス中を周期的に進み、メモリ位置中を進むときにブロックをクリアする。 - 特許庁 - This semiconductor memory device includes a memory cell array having a first block for preserving first system data and a second block for preserving second system data in the same as the first system data.
半導体メモリ装置は、第１システムデータを保存する第１ブロックと第１システムデータと同一の第２システムデータを保存する第２ブロックとを有するメモリセルアレイを含む。 - 特許庁 - A memory system includes a control block 1100 and a plurality of memories 1102 to 1108.
メモリシステムは、制御ブロック１１００と、複数のメモリ１１０２〜１１０８とを含む。 - 特許庁 - Then, responding to the block (or the page) initialization verify command, the initialized state of the memory cell of the nonvolatile memory device corresponding to the block (or the page) address is verified.
前記ブロック（又は、ページ）初期化検証命令に応答して、前記ブロック（又は、ページ）アドレスに相応する不揮発性メモリ装置のメモリセルの初期化状態を検証する。 - 特許庁 - To quickly generate an address in the case of reading a prediction macro block from a frame memory.
フレームメモリから予測マクロブロックを読み出す場合のアドレスを迅速に生成する。 - 特許庁 - Then, the block unit initialization state verifying result is transmitted to the memory controller.
前記ブロック単位の初期化状態検証結果を前記メモリコントローラに伝送する。 - 特許庁 - The corresponding block of the nonvolatile memory is erased, and the program part updated in the RAM is recorded in the erased block of the nonvolatile memory again.
そして、不揮発性メモリの該当するブロックを消去しＲＡＭ内において更新したプログラム部分を再び不揮発性メモリの消去したブロックに記録するようにした。 - 特許庁 - In this case, the starting block address is based on a yield for the nonvolatile memory device.
ここで、開始ブロックアドレスは、不揮発性メモリ装置に対する歩留まりに基づく。 - 特許庁 - Images in the raster format are stored for each different color in a frame memory 103, data in a first block size are read from the frame memory 103 and stored in block memories 106 to 108 for each different color.
ラスタ形式の画像データをフレームメモリ１０３へ色別に格納し、そこから第１のブロックサイズのデータを読み出してブロックメモリ１０６〜１０８に色別に記憶する。 - 特許庁 - A nonvolatile memory block (2) has a plurality of the nonvolatile memory cells capable of storing information with the binary and multiple values.
不揮発性メモリブロック（２）は２値及び多値で情報を記憶することができる不揮発性メモリセルを複数個有する。 - 特許庁 - To provide an apparatus and a system that set the write protection region of a memory block in a non-volatile semiconductor memory device.
不揮発性半導体メモリ装置のメモリブロックの書き込み防止領域を設定する装置およびシステムを提供する。 - 特許庁 - The first column of a memory sub-block is selected at P1 and a first row is selected and the memory cells are inspected at P2.
Ｐ１ではメモリサブブロックの最初の列が選択され、Ｐ２では最初の行が選択されてメモリセルが検査される。 - 特許庁 - An internal memory 206 stores, duplicates of data stored in an external memory 203, in data block units of predetermined size.
内部メモリ２０６は外部メモリ２０３に格納されているデータの複製を所定サイズのデータブロック単位で格納している。 - 特許庁 - To process image data obtained by color scanning, for every block by less memory access using a small-sized buffer memory.
小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理する。 - 特許庁 - The memory controller performs control such that a data block and the error correction code are written in parallel with the plurality of memory chips.
メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 - 特許庁 - To handle any defective block while reducing an unnecessary alternative region in the memory management method of a NAND memory.
ＮＡＮＤメモリのメモリ管理方法において、代替領域の無駄を軽減しつつ、不良ブロックへの対応を可能とする。 - 特許庁 - Memory control 305 is a block having a function for selecting control data for memory control and arithmetic interpolation.
メモリ制御３０５は、メモリ制御３０５及び補間演算用の制御データを選択する機能を有するブロックである。 - 特許庁 - To improve the shape and characteristics of a ferroelectric capacitor at the terminal end of a memory block in a semiconductor memory device.
半導体記憶装置のメモリブロック終端における強誘電体キャパシタの形状および特性を向上させる。 - 特許庁 - To provide a nonvolatile memory which automatically distributes the cycling capability to a block of a memory cell array.
メモリセルアレイのブロックに対する書き換え回数を自動的に分散させることが可能な不揮発性メモリを提供する。 - 特許庁 - Data is stored in a plurality of first memory blocks, and reproduction data for reproducing this data is stored in a second memory block.
複数の第１メモリブロックにデータが記憶され、このデータを再生するための再生データが第２メモリブロックに記憶される。 - 特許庁 - An associative memory cell array CAM- ARY and a test block TB are provided corresponding to each of sub memory cell arrays 100.0-100.3.
各サブメモリセルアレイ１００．０〜１００．３に対応して、連想メモリセルアレイＣＡＭ＿ＡＲＹとテストブロックＴＢが設けられる。 - 特許庁 - To obtain a semiconductor memory device capable of reducing the area of a memory array block without narrowing the gate width of a floating gate.
フローティングゲートのゲート幅を狭くすることなくメモリアレイブロックの面積を縮小できる半導体記憶装置を得る。 - 特許庁 - The non-volatile memory performs the erasure of storage information to the non-volatile memory cells in erasure block units having different size.
不揮発性メモリは不揮発性メモリセルに対する記憶情報の消去をサイズの異なる消去ブロック単位で行う。 - 特許庁 - A single version of each memory block of at least a subset of all of the software images is stored into a corresponding memory location.
すべてのソフトウェア・イメージの少なくとも一部の各メモリ・ブロックの単一バージョンを、対応するメモリ位置に格納する。 - 特許庁 - Each memory unit is divided into three memory blocks 12_11-12_33, each constituted of one parity block and two data blocks.
各メモリ部は、１つのパリティブロックと２つのデータブロックとからなる３つのメモリブロック１２_１１〜１２_３３に分割されている。 - 特許庁 - METHOD FOR DIRECT MEMORY ACCESS BLOCK MOVEMENT USING DESCRIPTOR PREFETCH, DIRECT MEMORY ACCESS DEVICE, AND DATA PROCESSING SYSTEM
ディスクリプタ・プリフェッチを用いてダイレクト・メモリ・アクセス・ブロック移動を行なう方法、ダイレクト・メモリ・アクセス装置、及びデータ処理システム - 特許庁 - FLASH MEMORY DEVICE HAVING FUNCTION FOR CHANGING SELECTIVELY SIZE OF MEMORY CELL BLOCK IN ERASING OPERATION, AND ITS ERASING METHOD
消去動作時にメモリセルブロックのサイズを選択的に変更する機能を有するフラッシュメモリ装置及びその消去方法 - 特許庁 - PROCESSING TECHNIQUE FOR NON VOLATILE MEMORY HAVING DATA SECTOR WHOSE SIZE IS DIFFERENT FROM MEMORY PAGE SIZE AND/OR BLOCK SIZE
メモリのページサイズおよび／またはブロックサイズとは異なるサイズを有するデータセクタを備えた不揮発性メモリシステムの処理技法 - 特許庁 - To provide a method for programming a nonvolatile memory having at least one memory block with memory cells located at the intersections of rows and columns.
行と列の交差領域に配列されたメモリセルを有する少なくとも一つのメモリブロックを含む不揮発性メモリ装置をプログラムする方法が開示されている。 - 特許庁 - To provide an operating method of a nonvolatile memory having a substrate and a memory block including a plurality of memory cells stacked in the direction crossing the substrate.
基板及び基板と交差する方向に沿って積層された複数のメモリセルを有するメモリブロックを具備した不揮発性メモリ装置の動作方法を提供する。 - 特許庁 - To provide a semiconductor integrated circuit device in which a memory block having a desired memory space is constituted and in which memory access can be easily realized.
所望のメモリ空間を有するメモリブロックが構成されており、かつ、メモリアクセスが簡易に実現できる半導体集積回路装置を提供する。 - 特許庁 - A memory controller 20 to which a NAND type flash memory is connected includes an address conversion part 24 for converting a logical address into a physical block address of the flash memory.
ＮＡＮＤ型フラッシュメモリが接続されるメモリコントローラ２０には、論理アドレスを、フラッシュメモリの物理ブロックアドレスに変換するアドレス変換部２４を設けている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
