「memory block」を含む例文一覧(2320)

＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 46 47 次へ＞
  • The memory driving signal from the block 2 is further supplied to one memory (not illustrated) and replacement of write data/read data is performed.
    さらにブロック２からのメモリ駆動信号が１個のメモリ（図示せず）に供給され、書き込みデータ／読み出しデータの交換が行われる。 - 特許庁
  • To provide a nonvolatile semiconductor memory device which raises operation speed of a memory cell block, while suppressing increase of a chip area.
    チップ面積の増大を抑制すると共に、メモリセルブロックの動作速度を向上させる不揮発性半導体記憶装置を提供する。 - 特許庁
  • In the encoded data memory storage control apparatus, an encoding means (e.g. an encoding circuit 18) encodes image data inputted to a memory in scanning order in prescribed block unit.
    符号化手段（例えば符号化回路１８）は、メモリに走査順に入力された画像データを所定のブロック単位で符号化する。 - 特許庁
  • To control a defective block for one self in a non-volatile semiconductor memory in which a memory cell being not operable is permitted to exist.
    動作しないメモリセルの存在が許容される不揮発性半導体記憶装置に関し、不良ブロックを自ら管理することにある。 - 特許庁
  • In reading out information from a memory cell, only one memory cell in one local block is activated by a word line for reading out.
    メモリセルからの情報の読み出し時に、読み出し用ワード線により、一つのローカルブロック内の一つのメモリセルのみの活性化を行う。 - 特許庁
  • To provide efficient processing and performance improvement for a non volatile memory having data sector whose size is different from the memory page size and block size.
    メモリのページサイズやブロックサイズとは異なるサイズを有するデータセクタを備えた不揮発性メモリシステムの性能改善と効率的な処理。 - 特許庁
  • The memory control means 4 reads the video signal from the frame memory 2 on the basis of the address information of the macro block in the unit of the macro blocks.
    メモリ制御手段４は、マクロブロックのアドレス情報に基づいてフレームメモリ２からマクロブロック単位に映像信号を読み出す。 - 特許庁
  • MEMORY CIRCUIT USING SPIN MOSFET, PATH TRANSISTOR CIRCUIT WITH MEMORY FUNCTION, SWITCHING BOX CIRCUIT, SWITCHING BLOCK CIRCUIT, AND FIELD PROGRAMMABLE GATE ARRAY
    スピンＭＯＳＦＥＴを用いたメモリ回路、メモリ機能付きパストランジスタ回路、スイッチングボックス回路、スイッチングブロック回路、およびフィールドプログラマブルゲートアレイ - 特許庁
  • A second CPU 103 sequentially reads the data written into the memory blocks, in a predetermined order specified by the memory block identifiers which are sequentially read from the transfer management table 205, and initializes the second memory 104 by sequentially writing the memory block identifiers specifying the respective memory blocks, from which data is read, into a memory management table 203.
    第２のＣＰＵ１０３は、転送管理テーブル２０５から順次読み出したメモリブロック識別子により特定される所定の順番に従って、メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出したメモリブロックを特定するメモリブロック識別子をメモリ管理テーブル２０３に順次書き込むことにより第２のメモリ１０４を初期化する。 - 特許庁
  • The method (500) of erasing a logical data block of a MRAM (magnetic random access memory) is disclosed.
    本発明の一実施形態によるMRAMの論理データブロックを消去する方法(500)が開示される。 - 特許庁
  • Gradation data are written in each memory block by a write address control part 310 at the same time.
    各メモリブロックには、書込みアドレス制御部３１０によって階調データが同時に書き込まれる。 - 特許庁
  • A serial flash memory 402 stores a plurality of pieces of identical configuration data divided into pieces of block data.
    シリアルフラッシュメモリ４０２に、同じコンフィギュレーションデータがブロックデータに分けて複数個格納される。 - 特許庁
  • To flexibly cope with access to a memory wherein a different erasure block size is assumed.
    異なる消去ブロックサイズを想定したメモリへのアクセスに対して柔軟に対応できるようにする。 - 特許庁
  • A data storage situation to a flash memory 150 is managed in an erasure block management table 43.
    消去ブロック管理テーブル４３にてフラッシュメモリ１５０へのデータ記憶状況を管理しておく。 - 特許庁
  • A picture data processor has a pattern recognition part 41, a memory block 42 and a main scanning counting part 45.
    画像データ処理装置は、パターン認識部４１、メモリブロック４２、主走査カウント部４５を有する。 - 特許庁
  • To provide a NAND type flash memory which prevents an unselected block from being erased by mistake.
    非選択ブロックの誤消去を防止することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁
  • To flexibly cope with access to a memory on the assumption of different erasure block size.
    異なる消去ブロックサイズを想定したメモリへのアクセスに対して柔軟に対応できるようにする。 - 特許庁
  • An image identification device 10 comprises a dictionary memory 16, a block determination part 13, and an identification part 17.
    画像識別装置１０は、辞書メモリ１６と、ブロック判定部１３と、識別部１７と、を備える。 - 特許庁
  • To provide electronic equipment for precisely monitoring a time when a block performs access to a memory.
    ブロックがメモリをアクセスする時間を精度良くモニタすることが可能な電子装置を提供する。 - 特許庁
  • Another thread transfers the data of the block sizes to a local memory 3 to execute the processing.
    後のスレッドは、そのブロックサイズのデータをローカルメモリ３に転送して、その処理をすべく実行される。 - 特許庁
  • An output C of added results becomes a designated address about a program stored in the memory block.
    加算結果の出力Ｃはメモリブロック内に格納されたプログラムに関する指定アドレスになる。 - 特許庁
  • Therefore, the memory card MC is removed and inserted in a state that the panel block 7 is removed from the wall.
    そのため、メモリカードＭＣの着脱は、パネルブロック７を壁から取り外した状態で行われる。 - 特許庁
  • To more efficiently read a page for confirming the storage state of each logical block of non-volatile memory.
    不揮発性メモリの各論理ブロックの記憶状況確認のためのページ読み出しを効率化する。 - 特許庁
  • The method comprises associating at least one bit with at least one block of memory.
    この方法は少なくとも一つのビットを少なくとも一つのメモリ・ブロックと関連付けることを含む。 - 特許庁
  • It is determined whether an error is caused in read data in a selected memory block.
    まず、選択されたメモリブロックで読み出されたデータにエラーが発生したか否かが判別される。 - 特許庁
  • To reduce the time of overlap smoothing processing or the memory consumption for smoothing block boundary.
    ブロック境界円滑化のためのオーバーラップスムージング処理の処理時間や使用メモリ量を低減する。 - 特許庁
  • In the function block (5) operating as the slave, the linear address space is mapped onto a buffer memory.
    スレーブとして動作する機能ブロック（５）では、線形アドレス空間はバッファメモリ上にマップされる。 - 特許庁
  • To improve the throughput of external output operation of read data for a memory block capable of performing parallel operation.
    並列動作可能なメモリブロックに対するリードデータの外部出力動作のスループットを改善する。 - 特許庁
  • Image data of a first original A are stored to a memory block 10 with unmagnification corresponding to the size of transfer paper (S41).
    最初の原稿Ａはメモリブロック１０へ転写紙に対して等倍に蓄積される（Ｓ４１）。 - 特許庁
  • The kernel could not allocate a contiguous block of memory large enough for the module.
    モジュールを格納するのに必要な大きさの連続したメモリブロックをカーネルが確保できなかった。 - JM
  • An 8-line memory 11 stores image data from a scanner 9 in units of 8-line subblock of a master block.
    ８ラインメモリ１１は、スキャナ９からの画像データをマクロブロックの８ラインのサブブロックで記憶する。 - 特許庁
  • Each memory block responds to the blocks of addresses starting selected start addresses 1031 and 1032.
    各メモリブロックは、選択された開始アドレス１０３１，１０３２で始まるアドレスのブロックに応答する。 - 特許庁
  • To shorten time required for data writing processing when a defective block is generated in a memory.
    メモリ内に不良ブロックが発生した場合の、データの書込み処理に要する時間を短縮する。 - 特許庁
  • Being provided with the plotting processing block fixing part 7 and the plotting block processing part 8 by block independently of each other, this device can execute memory control in reading by block and plotting processing by block.
    描画コマンドにより描画される画素を含むブロックを確定する描画処理ブロック確定部７と、処理ブロック確部７より指定されたブロックとメモリ４との読み書きを制御するメモリ制御手段４と、ブロック単位に描画処理を行う、描画ブロック処理部８を有する。 - 特許庁
  • A block number calculated by a block number calculation part 118 from a physical address of a memory area is registered in a file management table 400.
    ブロック番号算出部１１８によってメモリ領域の物理アドレスから算出されたブロック番号は、ファイル管理テーブル４００に登録される。 - 特許庁
  • The flash memory provided with a boot block to which a different address is allocated and a main block storing BIOS is used for the BIOS- ROM 17.
    異なるアドレスが割り付けられたブートブロックとＢＩＯＳが記憶されたメインブロックを持つフラッシュメモリを、ＢＩＯＳ−ＲＯＭ１７に用いる。 - 特許庁
  • A flash memory 11 stores present and past BPTs (Block Pointer Tables) representing correspondence relationships between physical addresses and logical addresses of blocks.
    フラッシュメモリ１１は、ブロックの物理アドレスと論理アドレスとの対応関係を表すＢＰＴ（Block Pointer Table）を、現在のもの及び過去のものについて記憶する。 - 特許庁
  • On the other hand, when the compressed data of the block in the preceding frame is not stored in the frame memory, data of the block in the current frame is output.
    一方、フレームメモリ内に前フレーム内のブロックの圧縮データが記憶されていない場合、現フレーム内のブロックのデータを出力する。 - 特許庁
  • Data blocks within the memory are specified by accessing devices using a logical data block address LDBA, including a page index and a data block index.
    メモリ内のデータブロックは、ページ索引とデータブロック索引を有する論理データブロックアドレスＬＤＢＡを用いたアクセスデバイスによって指定される。 - 特許庁
  • To realize an information processor for overwriting a flash memory by performing block movement only once per block when overwriting data.
    データの上書きの際、ブロック移動を１ブロック当たり１回で済ますフラシュメモリの上書き方法が可能な情報処理装置の実現を課題とする。 - 特許庁
  • The exclusive access control buffer has an address showing the position of a block within the shared memory in one entry and a bit showing the exclusive occupied state of the block.
    排他制御バッファは、１エントリに共有メモリ内のブロック位置を示すアドレスと、該ブロックの排他的占有状態を示すビットを有する。 - 特許庁
  • To provide a memory mapping system and method, capable of reducing the frequencies of page copying and block erasing operations, and enhancing the use rate of a page in a log block.
    ページ複写およびブロック消去動作の回数を減らし、ログブロックのページの利用率を高めるメモリマッピングシステムおよび方法を提供する。 - 特許庁
  • To provide a semiconductor memory device that prevent erasure of data in a block which should not be erased by entire block erasure.
    複数ブロック一括消去によって消去されるべきでないブロックのデータの消去を防止可能な半導体記憶装置を提供する。 - 特許庁
  • Finally, when the total of the count values in the block reaches an allowable value 32, refresh is operated, and the conditions of memory cells in the block are initialized.
    最終的に、ブロック内のカウント値の合計が許容値、３２に達すると、リフレッシュが行われ、ブロック内のメモリセルの状態が初期化される。 - 特許庁
  • A routine for writing a result obtained in each signal processing block to a memory 7 is newly provided in a software library attaining each signal processing block.
    各信号処理ブロックを実現するソフトウェアライブラリに、当該ブロックで得られた結果をメモリ７に書き込むルーチンを新たに設けるようにする。 - 特許庁
  • Even if the erasure block size differs according to an address area, an address map of the erasure block does not differ between the non-volatile memory and the access subject.
    消去ブロックサイズがアドレスエリアによって相違されても、消去ブロックのアドレスマップは不揮発性メモリとアクセス主体との間で相違しない。 - 特許庁
  • The Jth data driver block receives the subpixel image data from the Jth memory block, and outputs a data signal corresponding to the subpixel image data.
    第Ｊのデータドライバブロックは、第Ｊのメモリブロックからサブピクセル画像データを受け、サブピクセル画像データに対応するデータ信号を出力する。 - 特許庁
  • In an embodiment, the control circuit may also be configured to transmit other operations from the memory to the circuit block prior to the circuit block being powered down.
    一実施例において、制御回路は、回路ブロックがパワーダウンされる前にメモリから回路ブロックに他のオペレーションを送信するよう構成される。 - 特許庁
  • Information whether a defective part exists in a memory cell array belonging to the same block or not is programmed in the block discriminating part 131.
    ブロック判定部１３１に対して，同じブロックに属するメモリセルアレイに不良箇所が存在するか否かについての情報がプログラムされる。 - 特許庁
  • A second block memory 24 stores the edge decision signal inputted from the edge detection circuit 23, and a discrimination circuit 25 discriminates whether or not a second pixel under consideration of the second block memory or a local block centering on the second pixel under consideration exists in the halftone dot area by using the edge decision signal stored in the second block memory 24.
    第２ブロックメモリ２４には、前記エッジ検出回路２３から入力されたエッジ判定信号が格納され、識別回路２５は、第２ブロックメモリ２４に格納されているエッジ判定信号を用いて、前記第２ブロックメモリ２４の第２注目画素あるいは第２の注目画素を中心とした局所ブロックが網点領域に存在するか否かを識別する。 - 特許庁
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 46 47 次へ＞

例文データの著作権について