「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 9 10 11 12 13 14 15 16 17 .... 46 47 次へ＞- To provide the memory managing method of an operating system for preventing the occurrence of any cache miss against any writing in an adjacent memory block even when performing access to a memory block boundary part by cache line access, and for preventing the occurrence of memory destruction due to write back in a simple constitution.
キャッシュラインアクセスでメモリブロック境界部分にアクセスしても、隣接するメモリブロックへの書き込みに対してキャッシュミスが発生せず、ライトバックによるメモリ破壊の発生を防止でき、簡単な構成でメモリ破壊を防止するオペレーティングシステムのメモリ管理方法を提供する。 - 特許庁 - A physical memory block 102Z in which "0" values for simulatively clearing 0s in the array spaces of arrays 101A and 101B are stored is prepared in a physical memory 102 in advance, and a physical memory page 103Z showing the physical memory block 102Z is prepared in a table 103 in advance.
配列１０１Ａ、１０１Ｂの配列空間を擬似的に０クリアするための“０”値が格納された物理メモリブロック１０２Ｚが物理メモリ１０２に予め用意されており、テーブル１０３には物理メモリブロック１０２Ｚを示す物理メモリページ１０３Ｚが予め用意されている。 - 特許庁 - When the ejection of an existing block is necessitated in the case of adding a new block to a cache memory 40, a block having the lowest access frequency out of data stored in a physical storage device having the lowest access frequency is selected as the block to be ejected.
新たなブロックをキャッシュメモリに追加する際に、既存のブロックを追い出す必要が生じた場合に、最もアクセス頻度の低い物理的な記憶デバイスに保存されるデータの中の、最もアクセス頻度の低いブロックを対象とする。 - 特許庁 - The driver macrocell includes a data driver block DB for driving data lines, a memory block MB which stores image data, and a pad block PDB in which pads for electrically connecting output lines of the data driver block DB with the data lines are disposed.
ドライバマクロセルは、データ線を駆動するためのデータドライバブロックＤＢと、画像データを記憶するメモリブロックＭＢと、データドライバブロックＤＢの出力線とデータ線とを電気的に接続するためのパッドが配置されるパッドブロックＰＤＢを含む。 - 特許庁 - In this flash memory system 1, a plurality of pages belonging to the same block in the flash memory 2 are divided into a plurality of sub-blocks having continuous physical page addresses, and the same sub-block number is determined on a redundancy area of the page belonging to the same sub-block.
フラッシュメモリシステム１は、フラッシュメモリ２内の同一のブロックに属する複数のページを、物理ページアドレスが連続する複数のサブブロックに分け、同一のサブブロックに属するページの冗長領域に、同一のサブブロック番号を設定する。 - 特許庁 - To provide a memory failure detection device for preventing a memory from being decided to be defective even when partial memory blocks break down in detecting the failure of a memory equipped with a plurality of memory blocks, and for acquiring information for specifying the defective memory block even during its use.
複数のメモリブロックを備えるメモリの故障検出において、一部のメモリブロックが故障した場合であっても故障と判定されず、かつ、メモリ使用中でも故障したメモリブロックを特定する情報を取得することが可能なメモリ故障検出装置を提供する。 - 特許庁 - In the semiconductor integrated circuit device incorporating a flash memory 2 and a RAM 3, when a defective memory exists, relieving information stored in a mat 2e for preserving relieving information of the flash memory 2 is transferred to the flash memory 2, a memory block 3_1, 3_2.
フラッシュメモリ２、ＲＡＭ３が内蔵された半導体集積回路装置であって、不良ビットが存在する場合、フラッシュメモリ２の救済情報保存用マット２ｅに格納された救済情報をフラッシュメモリ２、メモリブロック３_1 ，３__2 に転送する。 - 特許庁 - The semiconductor device includes a plurality of memory blocks which include a plurality of memory cell groups having memory cells connected to word lines and selection gates for selecting the plurality of memory cell groups, and the selection gates in the non-selective memory block are programmed at a read operation.
半導体装置は、ワード線に接続されたメモリセルを含む複数のメモリセル群と該複数のメモリセル群を選択する選択ゲートとを含む複数のメモリブロックを含み、読み出し時、非選択のメモリブロック内の選択ゲートがプログラムされている。 - 特許庁 - When having determined that the packet can be abolished, a memory block selection part 106 selects a memory block in a state that the packet is not filled based on random or a prescribed priority order.
パケットの廃棄が可能であることが判定された場合、記憶ブロック選択部１０６において、パケットが未充填状態の記憶ブロックがランダムに、あるいは所定の優先順位に基づいて選択される。 - 特許庁 - A redundancy control circuit includes a plurality of latch circuits equipped with the function of prestoring a defective memory block in a nonvolatile manner and the function of storing the defective memory block based on an external signal.
冗長制御回路は、予め不良のメモリブロックを不揮発的に記憶する機能および外部信号に基づいて不良のメモリブロックを記憶する機能を備えた複数のラッチ回路を有する。 - 特許庁 - Each arithmetic unit 12 switches a page table to be used, and connects the virtual address space connected to the physical address space of the memory block A30 to the physical address space of the memory block D33.
各演算装置１２は、使用するページテーブルを切り替えて、メモリブロックＡ３０の物理アドレス空間と結び付けられていた仮想アドレス空間を、メモリブロックＤ３３の物理アドレス空間に結びつける。 - 特許庁 - To provide a flash memory of which a particular partial block is not used and a block continuously recorded with data does not need to be managed by software, and to provide a method for rewriting the data in the memory.
本発明では、特定のブロックを偏って使用することなく、また、データが連続して記録されたブロックをソフトウェアで管理する必要がないフラッシュメモリ及びそのデータ書き換え方法を提供する。 - 特許庁 - Each of the plurality of first programmable delay circuits (40) has the output to give an output signal (45) which is supplied to a block control circuit of one memory block of the plurality of memory blocks (17, 18).
第１の複数のプログラマブル遅延回路（４０）の各々は、複数のメモリ・ブロック（１７，１８）のうちの１つのメモリ・ブロックのブロック制御回路に供給する出力信号（４５）を与える出力を有する。 - 特許庁 - To automatically delete data in a plurality of serially arranged memory block areas in block by simple address specification without specifying all target addresses in an NOR type flash memory.
ＮＯＲ型フラッシュメモリにおいて、シリアルに並んだ複数のメモリブロック領域のデータ消去を、対象アドレスの全てを指定することなく簡単なアドレス指定によって自動的に一括消去する。 - 特許庁 - Then, the block determination part 221 determines whether readout from a data memory part 24 is required or not based on continuity of a writing start position and the position of a block which is a unit for writing in the data memory part 24.
さらに、ブロック判定部２２１は、書き込み開始位置の連続性と、データ記憶部２４に書き込む単位であるブロックの位置とに基づいて、データ記憶部２４からの読み出しが必要かを判定する。 - 特許庁 - Further, a DL driver 14 for the memory block MB2 is configured with transistors 22 and 23, a size of the access transistor 19 in the memory block MB1 is made appropriate, and the driver transistor 23 is arranged in an open area.
また、メモリブロックＭＢ２用のＤＬドライバ１４をトランジスタ２２，２３で構成し、メモリブロックＭＢ１内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２３を配置する。 - 特許庁 - Since the ECC block is divided to calculate the error correcting code, a frequency of writing/reading to/from the memory can be limited as the whole ECC block, a data quantity to be written/read to from the memory can be reduced.
ＥＣＣブロックを区分して誤り訂正符号を算出することから、ＥＣＣブロック全体としてメモリに読み書きする回数を制限可能となり、メモリに書き込み、読み出すデータ量を削減できる。 - 特許庁 - The nonvolatile semiconductor storage device 100 uses a sense amplifier circuit 22 and a comparator 25 to verify a particular memory cell after applying a write voltage to the memory cell in a memory block MB for a prescribed period at write to the memory cell.
半導体記憶装置１００は、メモリブロックＭＢ内の特定のメモリセルへの書込動作時に、所定期間書込電圧を印加した後、センスアンプ回路２２およびコンパレータ２５を用いて、ベリファイ動作を行なう。 - 特許庁 - The memory 22 and a memory 32 of the right eye block 30 store the decoded left eye image data as a result of the motion compensation arithmetic processing.
動き補償演算処理の結果、復号化された左目画像データは、メモリ２２および右目用ブロック３０のメモリ３２に格納される。 - 特許庁 - Thereby, threshold voltage of all memory cells in the block are made surely 0.5 V or more, distribution of threshold voltage of all memory cells is made tight and 2 V or less.
こうして、ブロック内の全メモリセルの閾値電圧を確実に０.５Ｖ以上にし、全メモリセルの閾値電圧の分布をタイトに且つ２Ｖ以下にする。 - 特許庁 - A memory cell array includes, as a physical block, a set of NAND strings having word lines respectively connected to a plurality of memory cells in common.
メモリセルアレイは、複数のメモリセルそれぞれに接続されたワード線を共通にもつＮＡＮＤストリングの集合を物理ブロックとして有する。 - 特許庁 - When the main body memory cells 20A are not operated normally, a defective block register 20C stores that the main body memory cells 20A are defective.
本体メモリセル２０Ａが正常に動作しないとき、不良ブロックレジスタ２０Ｃにより本体メモリセル２０Ａが不良であることが記憶される。 - 特許庁 - A device 100 comprises a nonvolatile memory device 120, the nonvolatile memory device 120 storing a boot loader at a predetermined block having a first address.
装置１００は、不揮発性のメモリデバイス１２０を有し、そのメモリデバイス１２０は、第１のアドレスを持つ所定のブロックに、ブートローダーを格納している。 - 特許庁 - An erase operation is carried out while changing the level of the erase operation voltage until erasure in all the memory cells 310 included in the memory cell block.
メモリセルブロックに含まれる全メモリセル３１０が消去されるまで消去動作電圧のレベルを変更しながら消去動作を行う。 - 特許庁 - Preferably, erasion information of a memory block unit in which this erasing operation is performed can be stored in the erasion information storing memory region.
好ましくは、消去情報記憶メモリ領域は、この消去動作が行われるメモリブロック単位の消去情報を記憶することができる。 - 特許庁 - A memory system 1 in the embodiment includes an MLC flash memory 112, a block management unit 102 and a transcription unit (107, 108 and 109).
実施の形態によるメモリシステム１は、ＭＬＣフラッシュメモリ１１２と、ブロック管理部１０２と、転記部（１０７、１０８および１０９）と、を備える。 - 特許庁 - When the power source of equipment is turned on, whether or not a memory card is inserted is decided, and a book block in the memory card is read (a step S202).
機器の電源がオンされると、メモリカードが挿入されているかどうかが決定され、メモリカード中のブートブロックが読み込まれる（ステップＳ２０２）。 - 特許庁 - A page buffer holds read data read from a memory cell block selected out of a plurality of memory cell blocks, and outputs held data successively.
ページバッファは、複数のメモリセルブロックのうち選択されたメモリセルブロックから読み出される読み出しデータを保持し、保持したデータを順次出力する。 - 特許庁 - Accordingly, the communication range of the memory card MC can be extended by the secondary antenna 40 of the antenna block B arranged facing the memory card MC.
故に、メモリカードＭＣに対向配置されたアンテナブロックＢの２次アンテナ４０によってメモリカードＭＣの通信距離を延ばすことができる。 - 特許庁 - To provide a nonvolatile semiconductor memory device preventing an erroneous erase operation of data held by a memory cell in a non-selective block.
非選択ブロックにおいて、メモリセルに保持されたデータの誤った消去動作を防ぐことができる不揮発性半導体記憶装置を提供する。 - 特許庁 - To realize expansion of memory address space of a memory card while maintaining the interchangeability with an existing host device which does not correspond to a block addressing method.
ブロック単位アドレッシング方法に対応していない既存のホスト装置との互換性を維持しつつ、メモリカードのメモリアドレス空間の拡張を図る。 - 特許庁 - Thus, threshold voltage performs accurate verification so as not to cause a negative memory cell, and all memory cells in the block are made an erasure state surely.
こうして、閾値電圧が負のメモリセルが生じないようにし、正確なベリファイを行ってブロック内の全メモリセルを確実に消去状態にする。 - 特許庁 - The memory blocks in the hierarchical levels can, depending on requirement, be disposed in a memory block matrix in a switching network, a banking technique arrangement, and so forth.
階層平面におけるメモリブロックは要求に応じてメモリブロックマトリクス、交換ネットワーク、バンク技術構成等として配置することができる。 - 特許庁 - To provide a semiconductor memory capable of writing data in a block erasure type nonvolatile memory at a low cost and efficiently at a high speed.
ブロック消去型の不揮発性メモリへのデータ書き込みを低コストで効率よく高速に行うことができる半導体記憶装置を得る。 - 特許庁 - The frame memory 5 reads data of a predicted macro block stored in the received address and allows a prediction buffer 7b of a cache memory 7 to store the data.
フレームメモリ５は、入力されたアドレスに記憶されている予測マクロブロックのデータを読み出し、キャッシュメモリ７の予測バッファ７ｂに記憶させる。 - 特許庁 - Data of the prediction macro block are transferred to a prediction buffer 7b of the cache memory 7 for each line in the order of addresses of the frame memory 5 and stored.
予測マクロブロックのデータは、フレームメモリ５のアドレスの順番に、１ライン毎に、キャッシュメモリ７の予測バッファ７ｂに転送され、記憶される。 - 特許庁 - A memory controller 1010 stores a part of the logical/physical address translation table 10120 in the management table storage block of the nonvolatile memory 1011.
メモリコントローラ１０１０は、論理・物理アドレス変換テーブル１０１２０の一部を不揮発性メモリ１０１１の管理テーブル格納ブロックに保存する。 - 特許庁 - To solve the problem that it takes time to replace an error block of a NAND-type flash memory, thereby hindering high-speed reading of data stored in the flash memory.
NAND型フラッシュメモリのエラーブロックの代替え処理には時間がかかり、このフラッシュメモリが記憶するデータを高速に読み出す場合の妨げになる。 - 特許庁 - A memory access control circuit 4 determines a memory block accessed from the CPU 1 and a memory block accessed from the RTD 3, and, if the blocks are different, permits the simultaneous access by the CPU 1 and the RTD 3 to the RAM 2.
メモリアクセス制御回路４は、ＣＰＵ１からアクセスされたメモリブロックとＲＴＤ３からアクセスされたメモリブロックを判定し、これらが異なるブロックである場合は、ＲＡＭ２に対するＣＰＵ１およびＲＴＤ３による同時アクセスを許可する。 - 特許庁 - A controller that includes a memory controller and a memory controlled by a memory PHY and is operable in a normal mode and a power-saving mode, includes: a block A to be powered off in the power-saving mode; and a block B not to be powered off in the power-saving mode.
メモリーコントローラー及びメモリーＰＨＹにより制御されるメモリーを備え、通常モード及び省電力モードで動作可能なコントローラーは、省電力モードにおいて、電源オフされるブロックＡと電源オフされないブロックＢとを含む。 - 特許庁 - Idle areas used for a signal delay buffer among idle areas dotted in a memory space are used for a memory block, and a start address table 120 is produced, which stores a start address of each memory block in cross- reference with a value indicated by the index section 111.
メモリ空間に散在する空き領域のうち信号遅延バッファとして使用する空き領域をメモリブロックとし、各メモリブロックの開始アドレスをインデックス部１１１の示す値と関連付けて記憶する開始アドレステーブル１２０を作成する。 - 特許庁 - Then the method reads one code block information item, sets 0 to a truncation amount when the information indicates a code block in the designated region and leaves the code block information as it is, executes truncation when the information indicates a code block outside the designated region, obtains information of the code block reflecting the truncation and writes the information into the memory (steps S208 to S214).
次に一個のコードブロック情報を読み出し、指定領域内であればトランケーション量を０としコードブロック情報をそのままとし、指定領域外であればトランケーションを行い、それを反映したコードブロックの情報を求めメモリに書き込む（ステップＳ２０８〜Ｓ２１４）。 - 特許庁 - When the processing speed of a block CPU is faster than that of a main body CPU, data generated by the block CPU being a functional block via the block CPU are written in a first buffer memory at the processing speed of the block CPU and the written data are read at the processing speed of the main body CPU, that is, asynchronously.
ブロックＣＰＵの処理速度の方が本体ＣＰＵより速い場合、ブロックＣＰＵを介して機能ブロックである受信部での生成データを第１のバッファメモリに、ブロックＣＰＵの処理速度で書き込み、書き込んだデータを本体ＣＰＵの処理速度で、つまり非同期に読み出す。 - 特許庁 - When the host device 1 requests the write of sector data, a host adapter 2 deblocks the sector data into block data and transfers them to a memory adapter 4 by a block data unit.
ホストデバイス１がセクタデータの書込み要求を行ったときに、ホストアダプタ２が、セクタデータをブロックデータにデブロッキングし、ブロックデータ単位でメモリアダプタ４に転送する。 - 特許庁 - Then, the compressed data of each block are stored in respective storage areas of a buffer memory 124 associated with a position of the block one to one.
そして、各ブロックの圧縮データを、該ブロックの画像上での位置と１対１に対応付けられたバッファメモリ１２４の格納領域に夫々格納する。 - 特許庁 - To provide a memory system for storing data whose size is smaller than a block size or data whose size is larger than the block size without deteriorating writing efficiency.
ブロックサイズに比して小さいデータでもブロックサイズに比して大きいデータでも、書込効率を悪化させることなく記憶することができるメモリシステムを提供する。 - 特許庁 - The front end unit is configured to access the current block of data in an electronic memory device and to send the current block of data to the processor for processing.
フロントエンドユニットは電子メモリ装置内の現在のデータブロックにアクセスして、処理のためにプロセッサに現在のデータブロックを送るように構成される。 - 特許庁 - High speed image drawing can be performed even in a block having many image drawing in the sub-scanning direction by storing in a memory space in a suitable direction at each block.
ブロック毎に適切な方向でメモリ空間に格納することで、副走査方向の描画が多いブロックであっても高速描画ができるようになる。 - 特許庁 - At the time of writing data in each block 5A-5D of a flash memory 5, a time when the data are written is recorded in time information areas 5a-5d of each block.
フラッシュメモリ５の各ブロック５Ａ〜５Ｄにデータを書込む際に、データを書込んだ時間を各ブロックの時間情報エリア５ａ〜５ｄに記録する。 - 特許庁 - Block selection information RDATA which indicates necessity or needlessness of refresh in the block unit of a memory cell array is stored in latch means 20-1, 20-2.
ラッチ手段２０−１，２０−２には、メモリセルアレイのブロック単位にリフレッシュの要、不要を示すブロック選択情報ＲＢＤＡＴＡが格納される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
