「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 46 47 次へ＞- This memory is provided with a block constituted of a plurality of memory cells in which memory cell units for storing data are connected to the same bit lines and different word lines.
データを格納するメモリセルユニットが同一ビット線に接続され且つ異なるワード線に接続された複数のメモリセルで構成されるブロックを設ける。 - 特許庁 - In response to a write command, the write data and the parity data are sequentially written to the memory area of a write memory block being one of the memory blocks.
書き込みコマンドに応答して、メモリブロックの１つである書き込みメモリブロックのメモリ領域に、書き込みデータおよびパリティデータが順に書き込まれる。 - 特許庁 - MEMORY DEVICE AND MEMORY ACCESSING METHOD TO BE APPLIED TO REED-SOLOMON DECODER OF FAST BLOCK PIPELINE STRUCTURE AND REED-SOLOMON DECODER PROVIDED WITH THE MEMORY DEVICE
高速ブロックパイプライン構造のリード−ソロモンデコーダに適用するためのメモリ装置及びメモリアクセス方法並びにそのメモリ装置を備えたリード−ソロモンデコーダ - 特許庁 - A memory controller 3 controls the read coordinates of the keystone image memory 2 depending on the coordinate information, reads the image data and accumulates them in a block memory 5.
メモリコントローラ３は、座標情報に従ってキーストン用画像メモリ２のリード座標を制御し、画像データを読み出してブロックメモリ５に蓄積する。 - 特許庁 - The simulation device changes an output port block having a configuration for delivering the data to the block outside the subsystem block and inside the upper layer system, among the block group, into a variable writing block recording the value into the prescribed memory area (S240, 245).
また、上記ブロック群の内、サブシステムブロック外であって上層システム内のブロックにデータを引き渡す構成にされた出力ポートブロックを、所定のメモリ領域に値を記録する変数書込ブロックに変更する（Ｓ２４０，２４５）。 - 特許庁 - A detection block 14d respectively detects a color of a detection area, and a discrimination block 14e compares colors obtained in the detection block 14d and color information memorized in a memory block 14c.
検出ブロック１４ｄで夫々の検出領域の色を検出して、識別ブロック１４ｅで、検出ブロック１４ｄで求めた色と記憶ブロック１４ｃとに記憶された色情報とを比較する。 - 特許庁 - A controller 1106 of a reproduction terminal 102 judges whether a block read from a memory card 110 is an enciphered block or a block which is not enciphered, and gives the read block to a contents deciphering circuit 1540.
再生端末１０２のコントローラ１１０６は、メモリカード１１０から読出したブロックが暗号化ブロックか非暗号化ブロックかを判定した後、その読出したブロックをコンテンツ復号回路１５４０へ与える。 - 特許庁 - The apparatus is provided with a first processing block 1 connected to an information input block 97 including the keyboard 201 and the block is connected to a second processing block 98 to which a display part 2 having a memory effect is connected.
キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁 - The apparatus is provided with a first processing block 1 connected to an information input block 98 including a keyboard 201, and the block 1 is further connected to a second processing block 98 to which a display part 2 having a memory effect is connected.
キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁 - This is a memory device having a memory cell array 1 including at least one memory block B0-B7 equipped with a plurality of multilevel memory cells constituted to store information of N≥2 bits.
１セルにつきＮ≧２ビットの情報を記憶するよう構成された複数のマルチレベルメモリセルを具える少なくとも１つのメモリブロック(B0-B7)を含むメモリセルアレー(1)を具えるメモリデバイスである。 - 特許庁 - In the cache memory device, a cache memory controlling part 2 for controlling a cache memory 1 stores a plurality of fetch request information data generating cache misses in the same memory block in respective entries of a miss information storing table 21.
キャッシュメモリ１を制御するキャッシュメモリ制御部２は、ミス情報保持テーブル２１の各エントリに、キャッシュミスとなった同一メモリブロックへのフェッチ要求情報を複数保持している。 - 特許庁 - To impart stable characteristic to all memory cells contained in a memory cell block, regarding a semiconductor device having a memory cell region containing a plurality of memory cells.
本発明は複数のメモリセルを含むメモリセル領域を備える半導体装置に関し、メモリセルブロックに含まれる全てのメモリセルに安定した特性を付与することを目的とする。 - 特許庁 - To give stable characteristics to all memory cells included in a memory cell block, in a semiconductor device comprising a memory cell region including a plurality of memory cells.
本発明は複数のメモリセルを含むメモリセル領域を備える半導体装置に関し、メモリセルブロックに含まれる全てのメモリセルに安定した特性を付与することを目的とする。 - 特許庁 - The data that relate to data stored in a memory area may be transmitted in a data block, and the data block may include detection data.
記憶領域に格納されるデータに関連するデータは、データブロックで送信され得、当該データブロックは、検知データを含み得る。 - 特許庁 - The image signals are asynchronously transmitted from the first half block 37 to the latter half block 39 via an external memory controller 38.
また、画像信号を前半ブロック３７から後半ブロック３９へ外部メモリコントローラ３８を介して非同期で伝送する。 - 特許庁 - During the period, access for the memory cell array 51 is prohibited, when it reaches a normal block, reading data from the block is started again.
その間、メモリセルアレイ５１へのアクセスを禁止し、正常なブロックに達したら、そのブロックからのデータの読み出しを再開する。 - 特許庁 - To provide a block selecting circuit for a flash memory device in which a defective block can be selected and processed even after packaging.
パッケージ後でも不良ブロックを選択して不良処理することが可能なフラッシュメモリ装置のブロック選択回路を提供する。 - 特許庁 - A reference number storage part 113 stores the reference numbers of each data block stored in the data block memory 112.
参照回数等記憶部１１３は、データブロック記憶部１１２に格納されている各データブロックの参照回数を記憶する。 - 特許庁 - To simplify design and manufacturing by simultaneously realizing a flash memory in a single chip in the case of including a boot block and in the case of not including the boot block.
ブートブロックを含む場合と含まない場合のフラッシュメモリを１チップで同時に実現し、設計、製造を簡単化する。 - 特許庁 - The block replacement information register group makes settings according to the block replacement information read from the memory in the boot sequence (ST. 5).
ブートシーケンス時に、ブロック置換情報レジスタ群は、記憶部から読み出したブロック置換情報に従ってセットする（ＳＴ．５）。 - 特許庁 - A flash sequencer block 12 as a second control block controls data exchange operation between the buffer 9 and the flash memory 2.
第２の制御ブロックとしてのフラッシュシーケンサブロック１２は、バッファ９とフラッシュメモリ２との間のデータ交換動作を制御する。 - 特許庁 - If a failure occurs during a test, fail data are written to the block of the defective block memory 130 to which the address where the failure occurs belongs.
試験中にフェイルが発生するごとに、フェイルが発生したアドレスが属する不良ブロックメモリのブロックにフェイルデータを書き込む。 - 特許庁 - A semiconductor device has at least one memory block each including many memory cells each storing data, and a block state confirmation cell storing information indicating that up to what number of data bits in the memory cell the data is written; and a controller reading the data bits stored in the block state confirmation cell from the memory block.
本発明は、データをそれぞれ保存する多数のメモリセルと、メモリセルにデータの何番目のビットまで記入されているかに関する情報を保存するブロック状態確認セルとをそれぞれ備える少なくとも一つのメモリブロック；ブロック状態確認セルに保存されたビットのみ、メモリブロックからデータを読み取るコントローラを備える半導体装置である。 - 特許庁 - When updating data stored in a nonvolatile memory 102 having a plurality of blocks, an access block storage section 107 detects to which block in the nonvolatile memory 102 it accesses and stores it as access block information.
複数の区画を持つ不揮発メモリ１０２に記憶されたデータを更新する際、アクセス区画記憶部１０７は、不揮発メモリ１０２中のどの区画にアクセスしたかを検出しアクセス区画情報として記憶する。 - 特許庁 - Especially, when the obtained block number is different from the block number stored in the block number storing part 90, the data stored in the cache memory 80 are stored in a corresponding area in a non-volatile memory 70.
特に、求めたブロック番号と、ブロック番号記憶部９０に記憶しておいたブロック番号とが異なる場合には、キャッシュメモリ８０に記憶されているデータを不揮発性メモリ７０内の対応するエリアに記憶させる。 - 特許庁 - In the initialized state verifying method of a nonvolatile memory device, first, a block (or a page) initialization verify command and a block (or a page) address instructing the block (or the page) to be verified are received from a memory controller.
不揮発性メモリ装置の初期化状態検証方法は、まず、メモリコントローラからブロック（又は、ページ）初期化検証命令及び検証されるブロック（又は、ページ）を指示するブロック（又は、ページ）アドレスを受信する。 - 特許庁 - In a working side controller 1-A, an operation block 3-A executes arithmetic processing on the basis of data sampled by the block 3-A itself and writes the operation result in a memory area uniquely specified by the operation block number of a shared memory 6-A.
常用側コントローラ１_-Aでは自身がサンプリングしたデータに基づき、演算ブロック３_-Aで演算処理し、その演算結果を共有メモリ６_-Aの演算ブロック番号で一意的に特定するメモリ領域に書き込む。 - 特許庁 - A main memory block 5f of the nonvolatile memory 5e is partitioned to a plurality of sub-memory blocks 5m, and a buffer memory 4d provided in a RAM has a 1:1 address correspondence with the sub-memory blocks 5m.
不揮発性メモリ５eの主メモリブロック５ｆを複数のサブメモリブロック５ｍに区画するとともに、ＲＡＭに設けるバッファメモリ４ｄを、該サブメモリブロック５ｍと一対一のアドレス対応関係を有するものとしておく。 - 特許庁 - To provide a memory controller with which reliability of diagnosis for detecting failure of a flash memory and a defective block can be improved and to provide a flash memory system having the memory controller and a control method for the flash memory.
フラッシュメモリの不具合や不良ブロックを検出する診断の信頼性を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁 - In a read-out circuit 11, when a transistor is in a off-state in the consequence of that read-out is performed for memory transistors T11-T13 in a memory block cell book Y, a switch S1 is turned on, and substrate bias voltage is applied to the memory transistors T01-T03 of the memory cell block X.
読み出し回路１１は、メモリセルブックＹのメモリトランジスタＴ１１〜Ｔ１３に対する読み出しを行った結果、トランジスタ・オフであったならば、スイッチＳ１をオンし、メモリセルブロックＸのメモリトランジスタＴ０１〜Ｔ０３に基板バイアスを印加する。 - 特許庁 - If data write errors to a non-volatile memory 14 occur, a memory area (block) on the non-volatile memory 14, in which data write errors occur, is released, and then a free space (unused block) on the non-volatile memory 14 is assigned as an alternative area.
また、不揮発性メモリ１４上に書き換えが出来ないブロックが生じた時点で不揮発性メモリ１４上の未使用ブロックから代替領域を割り当てるため、予め代替領域を確保しておく必要がなく、メモリの利用効率が良い。 - 特許庁 - When deciding that the corresponding block is defective, the flash memory controller reads the boot program stored in the next block (steps S106, S103), and decides whether or not the corresponding block is defective again.
また、不良ブロックと判定した場合は、次のブロックに記憶されたブートプログラムを読み出して（ステップＳ１０６，Ｓ１０３）、不良ブロックの判定を再度行う。 - 特許庁 - A DMA processor 2031 reads from a main memory into code block line memories 3037, 3038 the block codes of block lines horizontally aligned on a rotating image.
ＤＭＡ処理装置２０３１によって、回転画像上で水平方向に並ぶブロック列（ブロックライン）のブロック符号をメインメモリより符号ブロックラインメモリ３０３７，３０３８に読み込む。 - 特許庁 - A connection relation of a physical block connected as a virtual block is preset and access is given to a flash memory that forms the virtual block on the basis of the connection relation.
仮想ブロックとして結合される物理ブロックの結合関係を予め設定し、この結合関係に基づいて、仮想ブロックを形成するフラッシュメモリにアクセスする。 - 特許庁 - A block attribute/MV search result storage memory 202 holds the motion vector search result of a second block which has completed search of the motion vector located in the vicinity of the first block.
ブロック属性・ＭＶ探索結果記憶メモリ２０２は、第１のブロックの近傍に位置する動きベクトルを探索済みの第２のブロックの動きベクトル探索結果を保持する。 - 特許庁 - The device includes: a nonvolatile memory 44b including a data block area and a backup block area; a volatile memory 44a which stores an address pair constituted by associating the head address of a defective block with the head address of a backup block to be alternated for the defective block; and a control part 45 which accesses the backup block alternated for the defective block by referring the address pair.
データブロック領域と予備ブロック領域とを備える不揮発性メモリ４４ｂと、不良ブロックの先頭アドレスと当該不良ブロックを代替する予備ブロックの先頭アドレスとを対応させて構成されるアドレス対を記憶する揮発性メモリ４４ａと、アドレス対を参照することによって不良ブロックに代替された予備ブロックにアクセスする制御部４５と、を備える。 - 特許庁 - To provide a NAND flash memory device in which block size can be easily changed.
容易にブロックサイズを変更することができるＮＡＮＤ型フラッシュメモリ装置を提供する。 - 特許庁 - The access controller 82 transfers the formatted data from the block memory 81 to the data processor.
アクセスコントローラ８２はまた、フォーマットされたデータをブロックメモリ８１からデータプロセッサへ転送する。 - 特許庁 - To handle a larger block while suppressing redundancy of line memory.
ラインメモリの冗長化を抑制しながら、より大きいブロックを扱うことを可能とすること。 - 特許庁 - To provide a method for efficiently updating a program in a flash memory by block unit.
フラッシュメモリ内のプログラムをブロック単位で効率よく更新する方法を提供する。 - 特許庁 - The line pairs LIO are divided into plural line pairs at every memory sub-block 26.
ローカル入出力線対ＬＩＯはメモリサブブロック２６ごとに複数に分割される。 - 特許庁 - To provide a technology for storing a single block in a cache memory by using a data storage device.
データ記憶装置を用いてシングルブロックをキャッシュメモリに格納する技術を提供する。 - 特許庁 - To improve efficiency and reliability of a memory-incorporated integrated circuit having a BIST block.
BISTブロックを有するメモリ内蔵集積回路の効率化と高信頼性化を目的とする。 - 特許庁 - To provide a nonvolatile semiconductor memory device that facilitates a registration of a defective block.
容易に不良ブロック登録が可能な不揮発性半導体記憶装置を提供する。 - 特許庁 - In a storage processing apparatus 200, a data storage unit 201 stores parameters in each memory block.
記憶処理装置２００において、データ記憶部２０１は各メモリブロックにパラメータを記憶する。 - 特許庁 - In addition, a plate line PL0 is provided on the other side of the memory block cell MCB.
また、メモリセルブロックＭＣＢのもう一方の片側には、プレート線ＰＬ０が設けられている。 - 特許庁 - When no error exists, the data are replaced with data of the same block number stored in the recording memory 22.
エラーがない場合、記録メモリ２２内の同じブロック番号のデータと置き換えられる。 - 特許庁 - To prevent information of a memory cell array block from being rewritten or erased erroneously or illegally.
メモリセルアレイブロックを間違ってまたは不正にする情報の書換えや消去を防止する。 - 特許庁 - To provide a nonvolatile magnetic memory cell and a storage circuit block employing the same.
本発明は、不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロックを提供する。 - 特許庁 - A bank decision part (10) stores an inputted memory access parameter in the corresponding block.
バンク判定部（１０）は、入力されたメモリアクセスパラメータを対応するブロックに格納する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
