「memory block」を含む例文一覧(2320)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 46 47 次へ＞
  • Each block of the memory can receive not more than three synchronous memory requests in response to three different memory buses 1012-1014.
    メモリの各ブロックは、３つの異なるメモリバス１０１２〜１０１４に応答して３つまでの同時メモリ要求を受信できる。 - 特許庁
  • A data input buffer 13 and block B1 inverters TF1, TF2 of the block B1 are functioned as a buffer for write-in in a memory cell S of a block B2 of a block B2 and data is written.
    ブロックＢ２のメモリセルＳにはデータ入力バッファ１３とブロックＢ１のインバータＴＦ１，ＴＦ２とが書き込み用バッファとして機能してデータが書き込まれる。 - 特許庁
  • To provide a memory write-in device having plural memory blocks where the time from the start of erasing data for a memory block, in which a memory is erased per memory block unit, to the finish of write-in of data is shortened.
    複数のメモリブロックを有してメモリブロック単位でデータが消去されるメモリの書き込み先となるメモリブロックに対するデータ消去開始からデータ書き込み完了までの時間を短くするメモリの書き込み装置を提供する。 - 特許庁
  • A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.
    タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁
  • A hydrogen block film 33 is provided on a capacitor, which comprises an opening part 38 in a region with no memory cell which is present at each memory cell block, by utilizing a memory cell block structure specific to the TC parallel unit series-connected type ferroelectric memory.
    ＴＣ並列ユニット直列接続型強誘電体メモリ特有のメモリセルブロック構造を利用し、メモリセルブロックごとに存在しているメモリセルのない領域に開口部３８が設けられた水素ブロック膜３３をキャパシタ上に設ける。 - 特許庁
  • A memory block evacuation control part 14 stores contents of the memory block #1 selected by the memory management part 16 into a storage device 12 by a block size amount, and stores allocated virtual memory address information into the storage device 12 as management information.
    メモリブロック退避制御部１４は、メモリ管理部１６で選択されたメモリブロック＃１の内容をブロックサイズ分、ストレージデバイス１２に格納するとともに、管理情報として、割り当てられていた仮想メモリアドレス情報をストレージデバイス１２に格納する。 - 特許庁
  • In a read-out circuit 10, when a transistor is in a off-state in the consequence of that read-out performed for memory transistors T01-T03 in a memory block cell block X, a switch S2 is turned on, and substrate bias voltage is applied to memory transistors T11-T13 of a memory cell block Y.
    読み出し回路１０は、メモリセルブックＸにおけるメモリトランジスタＴ０１〜Ｔ０３に対する読み出しを行った結果、トランジスタ・オフであったならば、スイッチＳ２をオンし、メモリセルブロックＹのメモリトランジスタＴ１１〜Ｔ１３に基板バイアスを印加する。 - 特許庁
  • A first parity block is set corresponding to memory blocks for regular data.
    第１パリティブロックは、レギュラーデータ用のメモリブロックに対応して設けられる。 - 特許庁
  • PROCESSOR, DATA PROCESSING SYSTEM, AND METHOD FOR INITIALIZING MEMORY BLOCK
    メモリ・ブロックを初期設定するためのプロセッサ、データ処理システム、および方法 - 特許庁
  • A task is assigned to a final dead memory block, and then a continuous time when each task assigned to a memory block group 3 occupies the memory block group 3 is measured by a timer 1 so that any abnormality can be detected.
    最後の空きメモリブロックにタスクが割り当てられた後に、メモリブロック群３に割り当てられている各タスクがメモリブロック群３を占有している継続時間をタイマ１により計測することで異常検出を行う。 - 特許庁
  • To search in a short time for a management block stored in memory.
    メモリに記憶される管理ブロックを短時間で検索できるようにする。 - 特許庁
  • NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND REPLACING METHOD OF ITS DEFECTIVE BLOCK
    不揮発性半導体記憶装置及びその不良ブロック置き換え方法 - 特許庁
  • Demodulation data is written in the ECC block memory 21 at a subsequent timing.
    ＥＣＣブロックメモリ２１には、後のタイミングで復調データが書き込まれる。 - 特許庁
  • Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.
    これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁
  • To provide a storage device capable of reducing a memory size required for information for replacing the defective block of a memory device with a spare block.
    メモリデバイスの不良ブロックをスペアブロックに置換するための情報に要するメモリサイズを縮小することが可能な記憶装置を提供する。 - 特許庁
  • In read mode, this defective block memory is read, and only the storage area of the defective analytic memory corresponding to the block where the fail data have been written is read.
    読出時はこの不良ブロックメモリを読み出し、フェイルが記憶されているブロックに対応した不良解析メモリの記憶領域だけを読み出す。 - 特許庁
  • A semiconductor memory includes a sense amplifier block sa, a pair of memory cell block mc0, mc1, a pair of word driver block wd1-0, wd1-1, a pair of decoder block dec1-0, dec1-1, and a control circuit block cnt101.
    半導体記憶装置は，センスアンプブロックｓａ，一対のメモリセルブロックｍｃ０，ｍｃ１，一対のワードドライバブロックｗｄ１−０，ｗｄ１−１，一対のデコーダブロックｄｅｃ１−０，ｄｅｃ１−１，および制御回路ブロックｃｎｔ１０１を含む。 - 特許庁
  • This integrated circuit drives a plurality of first memory blocks (MBLK0-MBLKk), a second memory block (RBLK), and the above second memory block instead of the first memory block which has defects, and has a non-volatile memory which includes logic circuits (MDD0-MDDk, RDD) to suppress the operation of the defective first memory.
    複数の第１のメモリブロック（ＭＢＬＫ０〜ＭＢＬＫｋ）と、第２のメモリブロック（ＲＢＬＫ）と、欠陥を有する第１のメモリブロックに代えて前記第２のメモリブロックを動作させ、欠陥を有する第１のメモリブロックの動作を抑止する論理回路（ＭＤＤ０〜ＭＤＤｋ，ＲＤＤ）とを含む不揮発性メモリを有する。 - 特許庁
  • A memory row under a twist part in the sub-block is selected and the memory cells are inspected at P4.
    Ｐ４ではメモリサブブロック中のツイスト部の下側のメモリ行が選択されてメモリセルが検査される。 - 特許庁
  • A flash memory device is provided with a plurality of memory cell blocks, an X decoder, and a plurality of block selecting part.
    フラッシュメモリ装置は、複数のメモリセルブロック、Ｘデコーダ及び複数のブロック選択部を備えてなる。 - 特許庁
  • Then, the memory interface 5 reads the tile image written in the external memory and transmits it to a scaling block 6.
    そして、メモリインタフェース５は、外部メモリに書き込まれたタイル画像を読み出し変倍ブロック６に送る。 - 特許庁
  • A non-volatile memory uses a block region (BLK) as the group of non-volatile memory cells as an initialization unit.
    不揮発性メモリは、不揮発性メモリセルの集合であるブロック領域（ＢＬＫ）を初期化単位とする。 - 特許庁
  • The Memory controller block 23 acquires the register update information stored on the SDRAM 30 by DMA.
    Memory controller ブロック２３は、ＳＤＲＡＭ３０に格納されているレジスタ更新情報をＤＭＡにより取得する。 - 特許庁
  • To provide a memory cell programming method for simultaneously programming many memory block groups, and to provide a semiconductor device.
    多数のメモリブロックグループを同時にプログラミングするメモリセルプログラミング方法及び半導体装置を提供する。 - 特許庁
  • APPARATUS AND SYSTEM FOR SETTING WRITE-PROTECT REGION OF MEMORY BLOCK IN NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE
    不揮発性半導体メモリ装置のメモリブロックの書き込み防止領域を設定する装置およびシステム - 特許庁
  • This memory device comprises a memory cell array block, first and second sense amplifiers, and first and second switches.
    本発明のメモリ装置はメモリセルアレイブロック、第１及び第２センスアンプ、そして第１及び第２スイッチを含む。 - 特許庁
  • The memory controller 72 creates a piece of error occurrence data 75A in which an address of an error block in the memory 71 is recorded.
    メモリコントローラ７２は、メモリ７１のエラーブロックのアドレスを記録したエラー発生データ７５Ａを作成する。 - 特許庁
  • To select size of a memory cell block to be erased in erasing operation of a flash memory.
    フラッシュメモリの消去動作時に、消去する対象のメモリセルブロックのサイズを選択できるようにする。 - 特許庁
  • Each memory block has an array of non-volatile memory cells (MC) which are electrically erasable and writable.
    各メモリブロックは電気的に消去及び書き込み可能な不揮発性メモリセル（ＭＣ）のアレイを有する。 - 特許庁
  • The semiconductor memory includes a block array having plural memory blocks, a page selection circuit and a page buffer.
    半導体記憶装置は、複数のメモリブロックを有するブロックアレイと、ページ選択回路と、ページバッファと、を備える。 - 特許庁
  • Also, this memory failure detection device is provided with a block failure information acquisition part 6 for acquiring information for specifying the defective memory block from the outside based on the detection result of the block failure detection part 3.
    また、ブロック故障検出部３の検出結果に基づいて、故障したメモリブロックを特定する情報を外部から取得可能とするブロック故障情報取得部６を備える。 - 特許庁
  • Also, the redundant control circuit invalidates a memory cell column corresponding to a defective memory cell column in the other memory block, and validates a redundant memory cell column instead of these memory cell columns.
    また、冗長制御回路は、その他のメモリブロックにおいて、不良メモリセル列に対応するメモリセル列を無効にし、これ等メモリセル列の代わりに冗長メモリセル列を有効にする。 - 特許庁
  • Host equipment grasps the number of clusters constituting one block in the memory card and the head cluster positions of blocks and records the data, block by block.
    ホスト機器は、メモリカード内の１ブロックを構成するクラスタ数と、ブロックの先頭クラスタ位置とを把握し、１ブロック単位でデータを記録していく。 - 特許庁
  • One attribute is associated with at least one logical memory block; the attribute shows whether or not at least one logical memory/block can be swapped from a memory; and a plurality of physical block corresponding to the at least one logical/block are continued.
    少なくとも１つの論理メモリ・ブロックには１つの属性が関連付けられ、その属性は少なくとも１つの論理メモリ・ブロックがメモリからスワップ可能であるかどうかを示し、少なくとも１つの論理メモリ・ブロックに対応する複数の物理ブロックは連続している。 - 特許庁
  • The circuit blocks CB1 to CBN include at least one memory block MB which stores image data, and at least one data driver block DB for driving data lines; and the memory block MB includes a memory cell array, a row address decoder RD, and a sense amplifier block SAB.
    回路ブロックＣＢ１〜ＣＢＮは、画像データを記憶する少なくとも１つのメモリブロックＭＢと、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢを含み、メモリブロックＭＢは、メモリセルアレイとローアドレスデコーダＲＤとセンスアンプブロックＳＢを含む。 - 特許庁
  • Then, audio data are ciphered by using the block key data BK for every block and stored in a flash memory 34.
    そして、オーディオデータをブロック毎にブロック鍵データＢＫを用いて暗号化してフラッシュメモリ３４に記憶する。 - 特許庁
  • A data block having, for example, 16 bite as a one time write unit, and a header block are assigned to a nonvolatile memory 5.
    不揮発性メモリ５に、例えば１６バイトを１回の書込単位とするデータブロックと、ヘッダブロックとを割り当てる。 - 特許庁
  • A control signal MBPRG is inputted to individual block decoder constituting a block decoder section 37 of an ACT type flash memory.
    ＡＣＴ型フラッシュメモリのブロックデコーダ部３７を構成する個々のブロックデコーダに制御信号MBPRGを入力する。 - 特許庁
  • The block connecting part 6 performs writing in a page memory 7, so as to allow a position to be the position after performing the rotation processing of the block unit.
    ブロック結合部６は、当該ブロック単位の回転処理後の位置となるようにページメモリ７に書き込む。 - 特許庁
  • The left end memory area virtually assumes a macro block in a more left side of the left end macro block.
    左端のメモリ領域は左端のマクロブロックのさらに左側にマクロブロックを仮想的に想定したものである。 - 特許庁
  • The block dividing/shifting method of the present invention requires to divide each block of the data in a memory into sub-blocks.
    本発明のブロック分割・シフト方法は、メモリ内のデータの各ブロックをサブブロックに分割することを必要とする。 - 特許庁
  • For instance, a function may allocate a block of memory, do somecalculation, and then free the block again.
    例えば、ある関数があるメモリブロックを確保し、何らかの計算を行って、再度ブロックを解放するとします。 - Python
  • To provide a semiconductor storage device which makes it easy to rewrite a memory device and makes the memory device function as a specific boot block type regardless of the boot block type of the memory device.
    メモリデバイスの書き換えを容易にし、メモリデバイスのブート・ブロック・タイプに拘わらず、メモリデバイスを所定のブート・ブロック・タイプとして機能させる半導体記憶装置を提供することを目的とする。 - 特許庁
  • Thereby, a semiconductor device having small layout area can be realized compared with conventional one in which the program memory cell block 30 and the regular memory cell block 21 are provided at separate memory arrays.
    このため、プログラムメモリセルブロック３０と正規メモリセルブロック２１とが別々のメモリアレイに設けられていた従来に比べて、レイアウト面積の小さな半導体装置が実現できる。 - 特許庁
  • This evaluation system evaluates access frequency to a memory device which is provided with a flash memory in which writing and erasing are performed page by page and block by block basis and a controller which controls the flash memory.
    ページ、ブロック単位で書き込み、消去がそれぞれ行われるフラッシュメモリと、フラッシュメモリを制御するコントローラと、を具備する記憶デバイスへのアクセス頻度を評価する評価装置。 - 特許庁
  • Data update of a flash memory in the memory card is performed by sequentially and alternately performing recording of data parts D divided to eights of a secondary block SB and a primary block PB provided in a memory array.
    メモリカードにおけるフラッシュメモリのデータ更新は、メモリアレイに設けられたセカンダリブロックＳＢとプライマリブロックＰＢとの８つに分割されたデータ部Ｄを順次、交互に追記する。 - 特許庁
  • The memory release position managing mechanism 13 preserves the leading address of the memory block released just before and retrieves the release position of the next released memory block based on the leading address.
    メモリ解放位置管理機構１３は、直近に解放されたメモリブロックの先頭アドレスを保存し、その先頭アドレスに基づいて、次に解放されたメモリブロックの解放位置を検索する。 - 特許庁
  • In response to receiving an initialization operation from an associated processor core that indicates a target memory block to be initialized, a cache memory determines a coherency state of the target memory block.
    初期設定すべきターゲット・メモリ・ブロックを示す関連プロセッサ・コアからの初期設定動作を受信したことに応答して、キャッシュ・メモリはターゲット・メモリ・ブロックのコヒーレンス状態を決定する。 - 特許庁
  • The first decoder 16 selects any of memory cell blocks, the second decoder 18 selects any of memory cell strings in the memory cell block.
    第１デコーダ１６は、メモリセルブロックのいずれかを選択し、第２デコーダ１８は、メモリセルブロック内のメモリセル列のいずれかを選択する。 - 特許庁
  • Upon the restoration of a power supply, an application designates the name of any of the memory blocks, thereby searching the nonvolatile memory 40 for the name of that memory block, and accessing data in the memory block that matches the name.
    そして、電源の再投入時には、アプリケーションがメモリブロック名を指定することにより、不揮発性メモリ４０においてメモリブロック名が検索され、そのメモリブロック名に対応するメモリブロックのデータにアクセスされる。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 46 47 次へ＞

例文データの著作権について