「memory block」を含む例文一覧(2320)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 46 47 次へ＞- The buffer has an arbitration block that assigns priorities to memory requests for accessing the memory device.
該バッファはメモリ装置へアクセスするためのメモリ要求に対して優先付けを行うアービトレーションブロックを有している。 - 特許庁 - To reduce circuit scale of a cache memory system having an associative memory device and a cache RAM block.
連想記憶装置（ＣＡＭ）２４とキャッシュＲＡＭブロック２８をもつキャッシュメモリシステム２２の回路規模を小さくする。 - 特許庁 - The mirror memory is maintained, so that a second coprocessor can read out information from a second block of the mirror memory.
ミラーメモリは維持され、第２のコプロセッサがミラーメモリの第２のブロックから情報を読み出すことができるようになる。 - 特許庁 - The access controller 82 transfers the data from the burst memory to the block memory 81 in a format designated by the data processor.
アクセスコントローラ８２はデータプロセッサから指定されたフォーマットでデータをバーストメモリからブロックメモリ８１へ転送する。 - 特許庁 - To attain the acceleration of speed in the detection of a memory release position by preserving the address of a released memory block.
解放されたメモリブロックのアドレスを保存することにより、メモリ解放位置の検出の高速化をはかる。 - 特許庁 - To execute memory access processing for the unit of a block with high speed under management using memory regions of small capacity.
ブロック単位のメモリアクセス処理を、小容量のメモリ領域を用いた管理で高速に実行できるようにする。 - 特許庁 - The output part (25) stores the number of the block after the block read lastly into the memory (23) and changes the reproduction start block of the melody data for each incoming call.
出力部（２５）は、最後に読み出したブロックの次のブロックの番号をメモリ（２３）記憶させて、着信ごとにメロディデータの再生開始ブロックを変える。 - 特許庁 - The bad block flag register group makes settings according to both the block replacement information read from the memory and the bad block information (ST. 6 and ST. 8).
また、バッドブロックフラグレジスタ群は、記憶部から読み出したブロック置換情報、及びバッドブロック情報の双方に従ってセットする（ＳＴ．６及びＳＴ．８）。 - 特許庁 - The NAND flash memory device includes a main block for storing main data, a security block for storing security data, and a redundancy block for replacing a failed block when a failure occurs in the main block or the security block.
本発明によるＮＡＮＤフラッシュメモリ装置は、メインデータを貯蔵するメインブロックと、保安データを貯蔵する保安ブロックと、前記メインブロックまたは保安ブロックにフェイルが発生した時にフェイルになったブロックを取り替えるためのリダンダンシーブロックとを含む。 - 特許庁 - A block selection signal for selecting one of local blocks and an intra-block memory cell selection signal for selecting in common one of memory cells in a local block between local blocks is inputted to an AND circuit.
そして、ローカルブロックの一つを選択するブロック選択信号と、ローカルブロック間で共通してローカルブロック内のメモリセルの一つを選択するブロック内メモリセル選択信号とをＡＮＤ回路の入力とする。 - 特許庁 - By using the verified design data by block, the design data on a CPU macro 100 functional block in which the memory blocks of such quantity as corresponds to any memory capacity is connected to the fixed block 110 can be prepared.
そして、検証されたブロック別設計データを用い、任意のメモリ容量に応じた数のメモリブロックを固定ブロック１１０に接続したＣＰＵマクロ１００機能ブロックの設計データを生成する。 - 特許庁 - Rows including a defective memory cell are replaced by redundancy memory cells independently in each of a pair of memory block interposing a pair of row decoder 11.
１対のロウデコーダ１１を挟む１対のメモリブロックの各々で独立に、欠陥メモリセルを含む行が冗長メモリセルの行に置換される。 - 特許庁 - To provide a programming method of a flash memory device including at least one memory block having memory cells in which word lines and bit lines are arranged.
ワードラインとビットラインで配列されたメモリセルを有する少なくとも一つのメモリブロックを含むフラッシュメモリ装置のプログラム方法を提供する。 - 特許庁 - The image memory 103 comprises a plurality of memory blocks each provided with a memory block control means 101.
画像メモリ１０３は、複数のメモリブロックによって構成され、それらのメモリブロック毎にメモリ制御を行なうメモリブロック制御手段１０１を備える。 - 特許庁 - FIXED LENGTH MEMORY BLOCK MANAGEMENT APPARATUS AND CONTROL METHOD THEREOF
固定長メモリブロック管理装置及び固定長メモリブロック管理装置の制御方法 - 特許庁 - Each block is assigned in the memory module as a basic erasing/writing/storing unit.
ブロックは、基本消去/書き込み/保存ユニットとしてメモリーモジュールに指定される。 - 特許庁 - FLASH MEMORY DEVICE HAVING MULTI-PAGE COPYBACK FUNCTIONALITY AND RELATED BLOCK REPLACEMENT METHOD
マルチ−ページコピーバック機能を有するフラッシュメモリー装置及びそのブロック置換方法 - 特許庁 - PARTIAL BLOCK DATA PROGRAMMING AND READING OPERATIONS IN NONVOLATILE MEMORY
不揮発性メモリにおける部分的ブロックデータのプログラミング動作および読出し動作 - 特許庁 - MEMORY CELL, STORAGE CIRCUIT BLOCK, DATA WRITE-IN METHOD, AND DATA READ-OUT METHOD
メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 - 特許庁 - Logic circuits 11 and 12 access the memory block 14 via an access circuit 20.
論理回路１１，１２はアクセス回路２０を介してメモリブロック１４にアクセスする。 - 特許庁 - PARTIAL BLOCK DATA PROGRAMMING AND READING OPERATION IN NON-VOLATILE MEMORY
不揮発性メモリにおける部分的ブロックデータのプログラミング動作および読出し動作 - 特許庁 - BUFFER MEMORY SYSTEM FOR RASTER/BLOCK CONVERSION OF ENCODING PROCESSOR FOR IMAGE SIGNAL
画像信号の符号化処理装置におけるラスタ／ブロック変換用のバッファメモリシステム - 特許庁 - An access operation to a memory cell whose address is specified is executed for each sub block.
アドレス指定されたメモリセルへのアクセス動作は、サブブロックごとに実行される。 - 特許庁 - The block transfer is restarted when the free memory capacity becomes the threshold value or above.
ブロック転送は、空きメモリ容量がしきい値以上になると再開される。 - 特許庁 - NONVOLATILE MAGNETIC MEMORY CELL HAVING MULTILAYER STRUCTURE AND STORAGE CIRCUIT BLOCK USING THE SAME
多層構造の不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック - 特許庁 - STORAGE DEVICE FOR FORMING MEMORY BLOCK AND METHOD FOR INSERTING DATA TO THE STORAGE DEVICE
メモリブロックを形成する記憶装置および該記憶装置へのデータ挿入方法 - 特許庁 - The data processing unit includes compression means 71-74 for compressing data of an input job block by block; a memory 6 for preserving the data compressed block by block at each block; and a control means 7 for setting a data block size compressed block by block by the compression means in accordance with each data attribute.
入力されたジョブのデータをブロック毎に圧縮する圧縮手段７１〜７４と、前記ブロック毎に圧縮されたデータを、前記ブロック毎に保存するメモリ６と、前記圧縮手段によりブロック毎に圧縮されるデータの前記ブロックのサイズを、データの属性に応じて設定する制御手段７と、を備えている。 - 特許庁 - In this semiconductor storage device having a main memory chip and a sub memory chip for alternation, each the main memory chip has a plurality of spare memory blocks inside the same chip as an alternative destination of a broken memory block.
メインメモリチップとその交替用のサブメモリチップとを持つ半導体記憶装置において、各メインメモリチップは不良化したメモリブロックの代替先として同一チップ内に複数の予備メモリブロックを持つ。 - 特許庁 - A redundant control circuit invalidates the defective memory cell column corresponding to a defective address stored in the redundant memory circuit in a memory block including the defective memory cell column, and validates a redundant memory cell column.
冗長制御回路は、不良メモリセル列を含むメモリブロックにおいて、冗長記憶回路に記憶された不良アドレスに対応する不良メモリセル列を無効にし、冗長メモリセル列を有効にする。 - 特許庁 - A control unit 11 writes, when a block for rewrite in the memory 12 is a defective block when rewriting the software per block on the basis of difference data for software update, the difference data in the block of an alternative area of the memory 12, and writes a logical block number of the block for rewrite in the spare area of the alternative block.
制御部１１は、ソフトウェア更新用の差分データを基にブロック単位でソフトウェアの書き換えを行う際、メモリ１２内の書き換え対象ブロックが不良ブロックである場合、メモリ１２の代替領域のブロックに差分データを書き込むと共に、この代替ブロックのスペア領域に書き換え対象ブロックの論理ブロック番号を書き込む。 - 特許庁 - In the nonvolatile semiconductor memory having a plurality of memory blocks and electrically rewriting data collectively for each memory block, the respective use states of the plurality of the memory blocks are managed, and in data rewrite, the data is written in the memory block as it is or in an inverted manner based on the use state of the memory block whose data is to be rewritten.
複数のメモリブロックを有し、このメモリブロック単位で電気的に一括してデータを書き換え可能な不揮発性半導体メモリにおいて、前記複数のメモリブロックのそれぞれの使用状況を管理し、データを書き換える際には、データを書き換えるメモリブロックの使用状況に基づいて、当該メモリブロックにデータをそのまま又は反転させて書き込むようにした。 - 特許庁 - Small memory blocks B are formed by dividing the memory block A into plural with the prescribed number of segments as one unit, data are stored successively in the segments from a data storage start segment S to a data storage end segment E inside the small memory block and an access order is attached to the respective small memory blocks B for the memory block.
メモリブロックＡを所定数のセグメントを１単位として複数に分割して小メモリブロックＢを形成し、小メモリブロック内のデータ記憶開始セグメントＳからデータ記憶終了セグメントＥまでの間のセグメントに連続してデータを記憶するようにし、各小メモリブロックＢにアクセス順位を付すメモリブロックとする。 - 特許庁 - An encircling power wire 32 for supplying power to the circuit is formed within a first circuit block 30, such as a memory block.
メモリ等の第１回路ブロック３０内には、この回路に給電する環状電源配線３２が形成されている。 - 特許庁 - A memory cell region is constituted of blocks Block 0-3, a row decoder 23 selects a word line in each block.
メモリセル領域は、複数のブロックＢｌｏｃｋ０〜３で構成され、ロウデコーダ２３は各ブロック内のワード線を選択する。 - 特許庁 - Meanwhile, when no target block data is stored in the cache memory, the cache control circuit reads the target block data from a DRAM.
一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、ＤＲＡＭから目的のブロックデータを読み込む。 - 特許庁 - A transmission block number decision section 1E decides a block number to be transmitted from the own node in common memory transmission processing.
送信ブロック番号決定部１Ｅは自ノードがコモンメモリ送信処理において送信するブロック番号を決定する。 - 特許庁 - A reference macro block setting unit 11a sets a reference macro block to the first image frame of an image frame memory 22.
基準マクロブロック設定部１１ａは、画像フレームメモリ２２の第１画像フレームに対して基準マクロブロックを設定する。 - 特許庁 - Also, the cluster code CL_n-1 is supplied to a matching block table memory 122, and block pattern information corresponding to the cluster CL_n-1 is acquired.
また、クラスコードＣＬ_n-1をマッチングブロックテーブルメモリ１２２に供給し、クラスコードＣＬ_n-1に対応したブロックパターン情報を得る。 - 特許庁 - A replacement object block indicating means 126 indicates the block of a data replacement object in a buffer memory 12 by a read pointer R-PTR.
置換対象ブロック指示手段１２６は、バッファメモリ１２内のデータ置換対象のブロックをリードポインタR-PTRにより指示する。 - 特許庁 - This device is provided with a selecting means consisting of a selector 3 selecting a bit line 4a... of a memory block and reading out it by a sense amplifier, and a capture transistor 6 integrated integrally with a memory block is connected to the bit line 4a... of the memory block, thus the characteristics in the semiconductor memory are adjusted.
メモリブロックのビット線４ａ…を選択しセンスアンプにより読み出すためのセレクタ３からなる選択手段を備え、メモリブロックのビット線４ａ…にメモリブロックと一体に集積化した補足トランジスタ６を接続し、半導体メモリ装置における特性を調整する。 - 特許庁 - The interface circuits connect the memory array within a memory block to any desired memory input and output lines that are linked on the same shared global busses and to allow use of any convenient input and output lines to access the expanded memory block.
インタフェース回路は、メモリブロック内のメモリアレイを、同一の共通グローバルバス上で連結された所望のメモリ入出力ラインに接続し、それによって拡張メモリブロックにアクセスする便利な入出力ラインが使用可能になる。 - 特許庁 - This disk device includes a control part including a nonvolatile memory whose rewriting frequency is restricted, a disk and a memory management table for managing the correspondence relation between the logical address (LBA: Logical Block Address) of the nonvolatile memory with a physical address.
本発明は、書き換え回数に制限のある不揮発メモリ、ディスク、及び不揮発メモリの論理アドレス（LBA：Logical Block Address）と物理アドレスとの対応関係を管理するメモリ管理テーブルを含む制御部を有する。 - 特許庁 - To easily reduce power consumption in a semiconductor memory which differs in power consumption in accessing operation between a case where a memory block to be accessed to is near to a data output circuit and a case where the memory block to be accessed to is far from it.
アクセス対象のメモリブロックがデータ入出力回路から近い場合と遠い場合とでアクセス動作時の消費電力が異なる半導体メモリにおいて、消費電力を容易に低減する。 - 特許庁 - To obtain a nonvolatile semiconductor memory in which batch erasure and block erasure can be performed by the same hardware even in a nonvolatile semiconductor memories of which the number of memory blocks and capacity of each memory block are different.
メモリブロック数と各メモリブロック容量の異なる不揮発性半導体メモリにあっても、同一ハードウェアで、一括消去及びブロック消去を行うようにした不揮発性半導体メモリを得る。 - 特許庁 - Then it is decide whether unused memory blocks are successive and when so, they are connected into one memory block to update the contents of the memory management block (steps 132 to 138).
この後、未使用のメモリブロックが連続するかを判定して、未使用のメモリブロックが連続するときには、一つのメモリブロックとなるように連結して、メモリ管理ブロックの内容を更新する（ステップ１３２〜１３８）。 - 特許庁 - The control circuit can control refresh-operation independently respectively for a plurality of memory blocks, and controls so that one side of memory cell block and the other side memory block perform refresh-operation with different timing.
制御回路は、複数のメモリブロックに対してそれぞれ独立にリフレッシュ動作を制御することができ、一のメモリセルブロックと他の一のメモリセルブロックとを異なるタイミングでリフレッシュ動作するように制御する。 - 特許庁 - The semiconductor memory device has a system for executing an access operation in the memory block segment instead of a system for executing the access operation in the memory block.
本発明の好適な実施の形態に係るによる半導体メモリ装置はメモリブロック単位でアクセス動作を実行する方式に代えてメモリブロックセグメント単位でアクセス動作を実行する方式を有する。 - 特許庁 - A semiconductor memory is provided with a memory cell block 100 comprising a memory cell section 101 having a plurality of memory cells in which each cell comprises ferroelectric capacitor respectively, and a memory cell section 103 for test having a plurality of memory cells for the test.
半導体記憶装置は、それぞれが強誘電体キャパシタを含む、複数のメモリセルを有するメモリセル部１０１と、複数のテスト用メモリセルを有するテスト用メモリセル部１０３とを含むメモリセルブロック１００を具える。 - 特許庁 - Then, the control circuit executes verification for the first memory cell of the first block and, if the verification is passed, reads data stored in the first memory cell of the first block and data stored in the second memory cell of the second block.
その後、制御回路は、第１のブロックの第１のメモリセルに対してベリファイを実行し、ベリファイをパスした場合には、第１のブロックの第１のメモリセルに記憶されたデータ、および、第２のブロックの第２のメモリセルに記憶されたデータを読み出す。 - 特許庁 - A CPU 11 determines the size of a data block consisting of clusters based on delete block information and cluster information acquired from a memory stick 31, adjusts the starting position of the data block based on the size of the data block, and initializes the memory stick 31.
CPU１１は、メモリスティック３１から取得された消去ブロック情報およびクラスタ情報に基づいて、クラスタにより構成されるデータブロックのサイズを求め、データブロックのサイズに基づいて、データブロックの開始位置を調整して、メモリスティック３１を初期化する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
