「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 13 14 15 16 17 18 19 20 21 .... 46 47 次へ＞- Then a clock noise detection section 6 reads an image stored in the frame memory section 2 to detect magnitude of block noise.
ブロックノイズ検出部６でフレームメモリ部２で記憶した画像を読み出し、ブロックノイズの大きさを検出する。 - 特許庁 - The displacement section 204 reads the image data corresponding to a single block section from the buffer memory and outputs the image data to an encoding section 205.
置換部２０４は、バッファメモリから１ブロック分に画像データを読込み、符号化部２０５に出力する。 - 特許庁 - Individual internal data lines 45 amounting to k+m+n lines (n is a natural number) are arranged for every memory cell array block 31.
メモリセルアレイブロック３１毎にｋ＋ｍ＋ｎ本（ｎは自然数）の個別内部データ線４５が配設される。 - 特許庁 - Following the initialization of an internal memory element, a set of a test signal group is generated and processed with a logic block.
内部記憶要素の初期化に続いて、テスト信号群のセットが論理ブロックによって発生および処理される。 - 特許庁 - To provide a processor, data processing system, and method for initializing a memory block within the data processing system.
データ処理システム内のメモリ・ブロックを初期設定するプロセッサ、データ処理システム、および方法を提供することにある。 - 特許庁 - The memory circuit is also able to supply (R) to an output device (FIL) a second data block comprising a component of the data.
このメモリ回路はデータの成分を含む第２のデータブロックを出力装置（ＦＩＬ）にも供給（Ｒ）できる。 - 特許庁 - A first coprocessor writes information in a first block of a mirror memory in accordance with an instruction from the first processor.
第１のプロセッサからの命令に応じて、第１のコプロセッサはミラーメモリの第１のブロックに情報を書き込む。 - 特許庁 - A PO code is added to a reconfigured ECC block to be stored in the memory 101 (Fig. d).
そして、再構成されたＥＣＣブロックに対して、まず、ＰＯ符号が付加されメモリ１０１に格納される（図４ｄ）。 - 特許庁 - The data block is processed in the same memory areas (A, B and C) at a second interval of time (t2, t3, t4, ...).
前記データブロックは、第２の時間間隔（ｔ２、ｔ３、ｔ４...）において同一のメモリエリア（Ａ、Ｂ、Ｃ）で処理される。 - 特許庁 - A memory cell block is selected by word selecting lines WSL1, WSL2 and bit selecting lines BSL1, BSL2.
ワード選択線ＷＳＬ１，ＷＳＬ２およびビット選択線ＢＳＬ１，ＢＳＬ２によりメモリセルブロックを選択する。 - 特許庁 - A block unit BU is divided into memory mats MATA, MATB, respectively, on the basis of an internal address AE2.
ブロックユニットＢＵは、内部アドレスＡＥ２に基づいてメモリマットＭＡＴＡ，ＭＡＴＢにそれぞれ分割される。 - 特許庁 - In the meantime, an adjacent pixel extracting memory 33 extracts the group of pixels being adjacent across a block boundary.
一方、隣接画素抽出用メモリ３３は、ブロック境界を挟んで隣接する画素の組を抽出する。 - 特許庁 - The average pulse width data S54 is stored in a memory 55 and target block pulse width data S56 is outputted from a weighing section 56.
平均パルス幅データS54 はメモリ55に記憶され、重み付け部56から着目ブロックパルス幅データS56 が出力される。 - 特許庁 - THREE-LEVEL NONVOLATILE SEMICONDUCTOR MEMORY DEVICE WITH VOLTAGE CONTROL BLOCK SHARED BY LOWER BIT LINE AND UPPER BIT LINE
下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置 - 特許庁 - METHOD AND SYSTEM FOR AVOIDING LIE BLOCK CAUSED BY COLLISION OF WRITE BACK IN UNEQUAL MEMORY ACCESS SYSTEM
不均等メモリ・アクセス・システム内で書き戻しの衝突によって生じるライブロックを避けるための方法およびシステム - 特許庁 - A restore processing part 92 restores block information tables in a volatile memory from a primary storage when power source reclosing is carried out.
リストア処理部９２は、電源再投入時に、１次ストレージから揮発メモリにブロック情報テーブルをリストアする。 - 特許庁 - The flash sequencer block 12 controls input and output operation of the buffer 9 at a one-page size space of the flash memory 2.
フラッシュシーケンサブロック１２は、フラッシュメモリ２の１ページサイズにて、バッファ９の入出力動作を制御する。 - 特許庁 - A data block to be processed is written to memory area (A, B and C) at a first interval of time (t1, t2, t3, ...).
処理されるデータブロックは、第１の時間間隔（ｔ１、ｔ２、ｔ３、...）においてメモリエリア（Ａ、Ｂ、Ｃ）に書き込まれる。 - 特許庁 - A refresh request signal is output periodically in accordance with a memory block in which refresh operation is permitted.
リフレッシュ要求信号は、リフレッシュ動作が許可されているメモリブロックに対応して周期的に出力される。 - 特許庁 - When processing for an IECC block is finished, the PO code in the buffer 108 is written in the memory 101.
ＩＥＣＣブロック分の処理が終了すると、バッファ１０８内のＰＯ符号がメモリ１０１に書き込まれる。 - 特許庁 - Read addresses of color difference components U, V in a first block in a horizontal direction are stored in a start address memory M3.
水平方向の最初のブロックの色差成分Ｕ，Ｖの読み出し位置を開始位置用メモリＭ３に格納する。 - 特許庁 - To provide a NAND flash memory suppressing erroneous erasure of data in an unselected block.
非選択ブロックにおけるデータの誤消去を抑制することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁 - To disclose a method and device for effectively storing contents in a physical block of a nonvolatile memory.
不揮発性メモリの物理ブロックにコンテンツを効果的に格納可能にするための方法および装置が開示される。 - 特許庁 - In the shown example, the descriptors of files A to C are included in respective memory block addresses N, N+1, N+2.
図示の例では、ファイルＡ、Ｂ、Ｃの記述子がそれぞれメモリブロックアドレスＮ、Ｎ＋１、Ｎ＋２に存在する。 - 特許庁 - The virtual memory block 214 compares the number of receiving frames buffered in the receiving buffer with a predetermined threshold.
仮想メモリブロック２１４は、受信バッファにバッファリングされている受信フレームの件数を所定の閾値と比較する。 - 特許庁 - This E block comprises an actuator hub and actuator arms for holding a transducer assembly near a rotary memory disk.
Ｅブロックはアクチュエータハブと、トランスデューサアセンブリを回転記憶ディスクの近くに保持するためのアクチュエータアームとを含む。 - 特許庁 - An FF data overwriting circuit 23 writes a byte FFh in the predetermined address of an area of the ECC block memory 21.
ＦＦデータ上書き回路２３は、ＥＣＣブロックメモリ２１の領域の所定のアドレスにバイトＦＦｈを書き込む。 - 特許庁 - A code recognition block 2 judges a kind of input data 1 and unpacks the packed data to output it to a memory 7.
コード認識ブロック2は、入力データ1の種類を判定し、パックされたデータをアンパックしてメモリ7に出力する。 - 特許庁 - Therefore, read-out, write-in, erasing, or the like can be performed by accessing a memory cell 31 in the other block.
したがって、他のブロック内のメモリセル３１にアクセスして、読み出し、書き込み、消去等を行うことができる。 - 特許庁 - In one embodiment of this invention, the nonvolatile semiconductor storage device includes a plurality of memory blocks connecting a plurality of memory cells thereto, and is equipped with the memory cell array for storing the test data in a predetermined memory block and an operation testing section for executing the operation test of the memory cell array by using the test data.
本発明の一実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを接続したメモリブロックを複数含み、所定のメモリブロック内にテストデータを記憶するメモリセルアレイと、前記テストデータを用いて前記メモリセルアレイの動作テストを実行する動作テスト部と、を備える。 - 特許庁 - A memory cell comprises a ferroelectric gate type dual-gate thin-film transistor, wherein a thin transistor is provided on both surfaces of a ferroelectric thin film 1, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array.
強誘電体薄膜１の両面に薄膜トランジスタを設けた強誘電体ゲート型デュアルゲート薄膜トランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。 - 特許庁 - When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.
外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁 - A hierarchical tap determination circuit 4A acquires the motion vector of a block located near a target block in the time direction or the spatial direction from a motion vector memory 5, and calculates the phase shift amount of the target block from the motion vector and a divided block size.
階層化タップ決定回路４Ａは、注目ブロックから時間方向又は空間方向の近傍に位置するブロックの動きベクトルを動きベクトルメモリ５から取得し、当該動きベクトルと分割ブロックサイズから注目ブロックの位相ずれ量を算出する。 - 特許庁 - Every time a data update process including the process of replacing a block serving as the smallest unit for the deletion of data is performed, information about a reserved block address showing a block for writing update data during the next block replacement process is stored and written in the management information of the flash memory.
データ消去最小単位であるブロックの交替処理を含むデータ更新処理を実行するごとに、次回のブロック交替処理において更新データを書き込むブロックを示す予約ブロックアドレスの情報を、フラッシュメモリの管理情報内に格納して書き込む。 - 特許庁 - To form a virtual block capable of efficiently performing management of a virtual block and access to the virtual block, in a flash memory system in which a plurality of flash memories forming the virtual block are configured to perform parallel write-in or readout of data.
仮想ブロックを形成して複数個のフラッシュメモリに並行したデータの書き込みや読み出しを行うように構成されたフラッシュメモリシステムにおいて、仮想ブロックの管理及び仮想ブロックに対するアクセスを効率良く行うことができるように仮想ブロックを形成する。 - 特許庁 - The image processor is constituted of a storage part 1, a block code control part 2, a block extension part 3, a compression part 4, a memory 5 and an editing part 6, the image processor reads block image data at a position where editing is desired, extends the block image data by the extension part 3 to perform predetermined editing.
記憶部１、ブロック符号制御部２、ブロック伸長部３、圧縮部４、メモリ５、編集部６から構成された画像処理装置であって、編集したい位置のブロック画像デ−タを読み出し、伸張部３により伸長し、所定の編集を行う。 - 特許庁 - In a NAND-type flash memory, a row decoder selects a first block and a second block out of a plurality of blocks according to an address signal and simultaneous selection signal.
ＮＡＮＤ型フラッシュメモリのロウデコーダは、アドレス信号および同時選択信号に応じて、複数のブロックのうち第１のブロックと第２のブロックとを選択する。 - 特許庁 - The circuit blocks CB1 to CBN include at least one memory block MB which stores image data, and at least one data driver block DB for driving data lines.
回路ブロックＣＢ１〜ＣＢＮは、画像データを記憶する少なくとも１つのメモリブロックＭＢと、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢとを含む。 - 特許庁 - A memory is provided with areas based on the index values, and motion vectors of blocks adjacent to an object block are copied by the unit block based on sizes of the adjacent blocks.
メモリに対してインデクス値に応じた領域を設け、対象ブロックに隣接するブロックの動きベクトルを、隣接ブロックのサイズに対応して単位ブロック毎にコピーする。 - 特許庁 - A memory cell group block constituted of cross points is controlled by means of laterally divided two work line control blocks, vertically divided two bit line control blocks, and a switch group block.
クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁 - The shuffling memory 112 is in operation in either selected from two modes; a video block video recording mode where data are supplied to a reproduction system and a video block reproduction mode where data are supplied to a reproduction system.
シャフリングメモリ１１２は、データを記録系に流すビデオブロック録画モードと、データを再生系に流すビデオブロック再生モードの２つのモードを切り換えて動作する。 - 特許庁 - A scanner image processing unit 203 executes image processing on each block (image data having a fixed size) obtained by alternately reading the front and rear sides for each block from a memory 704.
スキャナ画像処理部２０３は、メモリ７０４からブロック（一定サイズの画像データ）毎に、表面と裏面が交互に読み出された各ブロックに対して画像処理を実行する。 - 特許庁 - To provide a semiconductor memory device in which it can be judged at high speed and accurately whether a block is normal or not by performing status-read which a defective block is selected.
不良ブロックを選択した場合、ステータスリードを行って、高速かつ正確に正常か否かを判断できる半導体記憶装置を提供することを目的とする。 - 特許庁 - A writing starting position of the data for writing is set at the head of a physical block in a storage area of the flash memory 2 by adding offset to the logical block address.
論理ブロックアドレスにオフセットを加算することにより、書込み用データの書き込み開始位置を、フラッシュメモリ２の記憶領域における物理ブロックの先頭に設定する。 - 特許庁 - A bit line connected with a selection memory cell selected by the selection block address and a bit line in the dummy block are connected respectively to differential input terminals of the sense amplifier circuit 9.
選択ブロックアドレスで選択される選択メモリセルが接続するビット線と、ダミーブロック内のビット線を夫々センスアンプ回路９の差動入力端子に接続する。 - 特許庁 - The motion vector memory 13 has a region storing a reference block portion deciding the prediction motion vector with respect to four brightness components of an 8X8 macro-block in accordance with standards.
動きベクトルメモリ１３は、８×８のマクロブロックの４つの輝度成分に対する予測動作ベクトルを、規格に応じて決まる参照ブロック分を記憶する領域を有している。 - 特許庁 - When bit block transfer is enabled, the specific pixel data is written to the memory according to the addresses generated by the address generation circuit 220 in correspondence to the rectangular area for bit block transfer.
ビットブロック転送がイネーブルのとき、ビットブロック転送用の矩形領域に対応してアドレス生成回路２２０が生成したアドレスに基づきメモリに指定画素データを書き込む。 - 特許庁 - The memory cell group block of the cross point constitution is controlled by divided right and left word line control blocks and divided upper and lower bit line control blocks and a switch group block.
クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁 - To provide cell block structure for a non-volatile ferroelectric memory that a load of a bit line can be reduced and a sense amplifier block can be easily arranged.
本発明はビットラインの負荷を減少させることができ、かつセンスアンプブロックを容易に配置できるようにした不揮発性強誘電体メモリのセルブロック構造を提供する。 - 特許庁 - A security releasing key is stored in a memory region 12 in a block 11, a security register lock corresponding for each block is stored in a non-volatile register 13.
ブロック１１内のメモリ領域１２にセキュリティ解除鍵が格納され、ブロック毎に対応するセキュリティ登録錠が不揮発性レジスタ１３に格納されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
