「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 46 47 次へ＞- Also, by overwriting an area code written to a memory block of an IC chip part 108, acting payment processing is performed.
また、ICチップ部108のメモリブロックに書き込まれているエリアコードを書き換えることにより、支払い代行処理が可能となる。 - 特許庁 - To provide a semiconductor memory wherein a failure block is easily managed, and a device using the same.
本発明は、不良ブロックの管理が容易な半導体メモリおよびこれを用いた機器を提供することを目的とする。 - 特許庁 - To provide a memory access method which inputs data in a data stream system and outputs the data in a data block system.
データストリーム方式でデータを入力し、データブロック方式でデータを出力するメモリのアクセス方法を提供する。 - 特許庁 - The processor includes a storage mechanism, such as an instruction cache, an L2 cache, and a system memory, a cracking unit, and a basic cache block.
プロセッサは、命令キャッシュ、Ｌ２キャッシュ、システム・メモリ等のストレージ機構、クラッキング・ユニット、及び基本キャッシュ・ブロックを含む。 - 特許庁 - METHOD AND SYSTEM FOR AVOIDING LIE BLOCK CAUSED BY COLLISION OF INVALID TRANSACTION IN UNEQUAL MEMORY ACCESS SYSTEM
不均等メモリ・アクセス・システム内で無効化トランザクションの衝突によって生じるライブロックを避けるための方法およびシステム - 特許庁 - The whole pixel array part 1 is divided into pixel blocks consisting of plural pixels, and one-bit memory rewrite is performed in block units.
画素アレイ部１全体を複数の画素からなる画素ブロックに区分けし、ブロック単位で１ビットメモリの書き換えを行う。 - 特許庁 - To obtain a semiconductor integrated circuit capable of coping with the increase of memory space by effectively using an already designed core block.
既に設計されたコアブロックを有効に利用してメモリ空間の増大に対処できる、半導体集積回路を得る。 - 特許庁 - To perform decoding processing with high performance by a sub-processor caching a reference frame data in a main memory on a macro block basis.
サブプロセッサが、メインメモリ上の参照フレームデータをマクロブロック単位でキャッシュして、高いパフォーマンスで復号処理する。 - 特許庁 - In a memory block performing erasure operation, a ground level is supplied selectively to only a word line WL1.
消去動作を行なうメモリブロック中においては、ワード線ＷＬ１のみに、選択的に接地レベルが供給される。 - 特許庁 - To detect surely whether fuse blow of a memory block of a semiconductor integrated circuit is performed normally, in a molded state.
モールド状態で、半導体集積回路のメモリブロックのヒューズブローが正常に行われたか否かを確実に検出する。 - 特許庁 - The nonvolatile semiconductor memory unit comprises a cell array and control block including many voltage control circuits.
本発明の不揮発性半導体メモリ装置は、セルアレイ、および多数の電圧制御回路を含む電圧制御ブロックを備える。 - 特許庁 - To provide an operation method of a nonvolatile semiconductor memory device that can reduce a block size without increasing a control part.
制御部を増加せずにブロックサイズを小さくできる不揮発性半導体記憶装置の動作方法を提供する。 - 特許庁 - To reduce the number of lines in line memory which are required in correcting the distortion aberration and chromatic aberration of an optical block unit.
光学ブロック部の歪曲収差および色収差の補正にあたり、必要とされるラインメモリのライン数を低減する。 - 特許庁 - That is, the designation information of the accepted content, the instruction information of the layout, and the instruction information of the design are associated with each block by a block edition part 162, and managed in the block data region of a data memory 15.
すなわち、このブロック編集部１６２により、受け付けられたコンテンツの指定情報、レイアウトの指示情報、及びデザインの指示情報が各ブロックに対応付けられてそれぞれデータメモリ１５のブロックデータ領域で管理される。 - 特許庁 - A waveform segmentation section 32 segments an initial impulse response H0 stored in a memory device 14 in time axis, into a main reflection sound block Ba including a strong peak, and a block Bb between reflection sounds other than the main reflection sound block Ba.
波形区分部３２は、記憶装置１４に格納された初期インパルス応答Ｈ0を、強度のピークを含む主要反射音ブロックＢaと主要反射音ブロックＢa以外の反射音間ブロックＢbとに時間軸上で区分する。 - 特許庁 - A color component connecting part 5 reads the image data of the color component block after performing the rotation processing from each work memory 4, connects is to the data format, and gives it to a block connecting part 6 as a rotation processing result for the portion of one block unit.
色成分結合部５は、それぞれのワークメモリ４から回転処理後の色成分ブロックの画像データを読み出してデータフォーマットに結合し、１ブロック単位分の回転処理結果としてブロック結合部６に渡す。 - 特許庁 - When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.
キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁 - The two-chip/single-die switching device architecture includes an internal memory storage block on the single-die, an external memory storage interface to a double data rate synchronous dynamic random access memory (DDR SDRAM), an external memory manager, and a packet data transfer engine effecting packet data transfers between an internal memory store and the external DDR SDRAM memory.
この２チップ／単一ダイの交換装置アーキテクチャは、単一ダイ上の内部記憶装置ブロック、ダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＤＤＲ ＳＤＲＡＭ）への外部記憶装置インタフェース、外部記憶装置マネージャ、及び内部記憶装置と外部ＤＤＲ ＳＤＲＡＭ記憶装置との間でパケット・データの転送を実行するパケット・データ転送エンジンを含む。 - 特許庁 - When a power failure occurs during erasure processing of the flash memory 150, the erasure block management table 43 is referred to, and the data corresponding to the erasure from the flash memory 150 based on the data storage situation are newly evacuated to the flash memory 150 from a cache memory 130.
フラッシュメモリ１５０の消去処理中に停電が起こった場合には、消去ブロック管理テーブル４３を参照し、データ記憶状況に基づいてフラッシュメモリ１５０から消去した分のデータを、キャッシュメモリ１３０からフラッシュメモリ１５０に再度退避させる。 - 特許庁 - To enable a defective memory cell to be automatically replaced with a memory cell for redundancy or a memory cell block for redundancy so as to maintain a write-in/erasure characteristic as before, when the writ-in/erasure characteristic of a non-volatile memory cell becomes defective in use of a flash EEPROM.
フラッシュフラッシュＥＥＰＲＯＭの使用時における不揮発性メモリセルの書込み／消去特性が悪くなった場合、書込み／消去特性を以前と同様に維持するように自動的に冗長用のメモリセルまたはメモリセルブロックに置換できるようにする。 - 特許庁 - An information processor is equipped with an instruction parallel processor 4 which executes processing by accessing a local memory 17, at least one functional block accessing the local memory 17, and a local memory interface 10 which divides and transfers data from the local memory 17 to the instruction parallel processor 4.
ローカルメモリ１７へのアクセスにより処理を実行する命令並列プロセッサ４と、ローカルメモリ１７にアクセスする少なくとも１つの機能ブロックと、ローカルメモリ１７から命令並列プロセッサ４に対するデータを分割転送するローカルメモリインターフェース１０とを備える。 - 特許庁 - A computer that executes a disk array constitution program when relocating a file from a hard disk to a flash memory, stores the file in a cache memory instead of immediately writing it to the flash memory when the file size is smaller than the block size of the flash memory.
本発明に係るディスクアレイ構成プログラムを実行するコンピュータは、ファイルをハードディスクからフラッシュメモリに再配置する際に、ファイルサイズがフラッシュメモリのブロックサイズより小さい場合は、ファイルをフラッシュメモリに即座に書き込まずにキャッシュメモリに格納しておく。 - 特許庁 - To materialize the long service life of a non-volatile memory by increasing effective capacity on the non-volatile memory and by restraining useless data erasing processing to the non-volatile memory (namely, each erasure block) in a data management system for the non-volatile memory.
不揮発性メモリのデータ管理システムにおいて、前記不揮発性メモリ上の実効容量を増大させ、前記不揮発性メモリ（即ち、各消去ブロック）に対する無用なデータ消去処理を抑制することで前記不揮発性メモリの長寿命化を実現する。 - 特許庁 - A memory array is divided into two or more blocks in the columnar direction, and the bit lines are individually arranged to each block, then a bit line selecting circuit is prepared for selecting the bit line of the divided block.
メモリセルアレイを列方向に２つ以上のブロックに分割し、各ブロックに対して個別にビット線を設け、分割したブロックのビット線を選択するビット線選択回路を備える。 - 特許庁 - Update data to a non-volatile memory may be recorded in at least two interleaving streams such as either into an update block or a scratch pad block depending on a predetermined condition.
不揮発性メモリへの更新データは、所定の条件によって更新ブロックまたはスクラッチパッドブロックのいずれかといった、少なくとも２つのインターリーブするストリームに記録されてもよい。 - 特許庁 - The respective devices are made to hold data per a minimum block unit and monitors obstructions and failures of the nonvolatile memory device by providing revision information and protective codes as spare information per block.
そして、それぞれのデバイスに、最小ブロック単位ごとにデータを保持させ、ブロック毎の予備情報として、更新情報、保護コードを設け、不揮発メモリデバイスの障害や不良を監視する。 - 特許庁 - At the time of writing the picture data in the buffer block for the first time, the memory controller 12 stores and manages the data, and writes the initial data in the buffer block, and then writes the picture data.
初めて画像データをバッファブロックに書き込もうとする場合、メモリコントローラ１２は、これを記憶・管理し、このバッファブロックに、まず、初期データを書き込んでから、画像データを書き込む。 - 特許庁 - Data are held in the respective devices for each smallest block unit, and update information and a protective code are arranged as spare information for each block, to monitor the obstacle and failure of a nonvolatile memory device.
そして、それぞれのデバイスに、最小ブロック単位ごとにデータを保持させ、ブロック毎の予備情報として、更新情報、保護コードを設け、不揮発メモリデバイスの障害や不良を監視する。 - 特許庁 - Batch write in is carried out for each block of a memory cell array which is to be erased (S11), and thereafter soft erase is carried out for each block with a predetermined voltage as a start voltage (S12).
処理Ｓ11のように消去するメモリセルアレイの各ブロック毎に一括書き込みをし、その後、Ｓ12のように、所定電圧をスタート電圧とし各ブロック毎にソフト消去して行く。 - 特許庁 - In this case, the memory control & selector 103 selects an image block for next compression at the time of the completion of processing at each compression/decompression circuit, based on processing load of each image block.
この際に、メモリ管理＆セレクタ１０３は、各圧縮伸張回路の処理完了時において、各画像ブロックの処理負荷に基づいて次の圧縮対象の画像ブロックを選択する。 - 特許庁 - Furthermore, providing a buffer memory 20 between the first circuit block B1 and the second circuit block B2 synchronizes lines so as to exchange image data in an excellent way.
さらに、第一の回路ブロックＢ１と第二の回路ブロックＢ２との間にバッファメモリ２０を設けることにより、ラインの同期化を図り、画像データの受け渡しを良好に行うことができる。 - 特許庁 - Then, the image compression part 15 stores the code stream for each rectangular block in the prescribed address of the memory 16 in one-to-one correspondence with a position on the image data of the rectangular block.
そして画像圧縮部１５は、矩形ブロック毎のコードストリームを、その矩形ブロックの画像データ上での位置と１対１に対応したメモリ１６の所定番地に格納する。 - 特許庁 - In order to protect the memory block from physical operation having possibility to change a written code, the access to the block is closed when the correspondent protection sequence has the same logical state.
書き込まれたコードを変化させる可能性がある物理作用からメモリ・ブロックを保護するために、対応する保護シーケンスが同じ論理状態を有するときに、ブロックへのアクセスは閉じられる。 - 特許庁 - This device further comprises a RAM measuring block 13 having a shared memory 16 and realizing a RAM monitoring function to the first block 2 by being connected to the bus 12 and the RAM measuring device 14.
共有メモリ１６を具備し、バス１２とＲＡＭ計測装置１４とに接続されて、第１ブロック２に対するＲＡＭモニタ機能を実現するＲＡＭ計測ブロック１３が設けられる。 - 特許庁 - The memory management part 21 sets the update start bit to be data '0' before a start of block update processing, and sets the update end bit to be data '0' after an end of the block update processing.
メモリ管理部２１はブロック更新処理の開始前に更新開始ビットをデータ’０’に設定し、ブロック更新処理の終了後に更新終了ビットをデータ’０’に設定する。 - 特許庁 - The service memory area accessed by one service is configured by at least one data block, and a definition block storing prescribed definition information for defining the service is associated.
１つのサービスによってアクセスされるサービスメモリ領域は、１個以上のデータブロックで構成され、サービスを定義する所定の定義情報が格納されている定義ブロックが対応付けられている。 - 特許庁 - To program new data in unused pages of either the same or another block for updating data of pages smaller in number than all of the pages of a non-volatile memory block.
同じブロックまたは別のブロックのいずれかのブロックの未使用ページに新しいデータをプログラムすることにより、不揮発性メモリブロックのページのすべてよりも少ないページ数のデータが更新される。 - 特許庁 - A word line coupled to the defective cell is replaced by a spare word line by a coding part responding to the block address selecting the memory cell array block in which the repair address and the defective cells are caused.
リペアアドレスと不良セルとが発生したメモリセルアレイブロックを選択するブロックアドレスに応答するコーディング部により、不良セルと連結されるワードラインがスペアワードラインに置換される。 - 特許庁 - In detail, in embodiments of the present invention, the contents of block headers of data blocks are protected to enable the ability for a memory manager to determine if a portion of a block header has been modified.
詳細には、本発明の実施形態は、データブロックのブロックヘッダの内容を保護し、ブロックヘッダの一部分が変更されているかどうかをメモリマネジャが判定する能力を可能にする。 - 特許庁 - Data is held in the respective devices with every smallest block unit, and update information and a protective code are arranged as spare information with every block, to monitor an obstacle and failure of a nonvolatile memory device.
そして、それぞれのデバイスに、最小ブロック単位ごとにデータを保持させ、ブロック毎の予備情報として、更新情報、保護コードを設け、不揮発メモリデバイスの障害や不良を監視する。 - 特許庁 - The address selection part selects the received logic address or a spare block address received from the defective block mapping register part as a physical address and output it to the memory cell array part.
アドレス選択部は、受信された論理的アドレス又は不良ブロックマッピングレジスター部から受信される予備ブロックアドレスを物理的アドレスとして選択してメモリセルアレイ部に出力する。 - 特許庁 - To obtain a semiconductor flash memory in which a high speed access property is kept and a re-utilization property of good circuit layout can be achieved between a high reliability block and a normal reliability block.
高速アクセス性を維持し、かつ高信頼性ブロックと通常信頼性ブロックとの間で良好な回路レイアウトの再利用性が実現できる半導体フラッシュメモリを得ること。 - 特許庁 - The semiconductor memory device has: a first bank including a first block and a first writing load circuit; a second bank including a second block and a second writing load circuit; and a bank decoder which selects the first bank and the second bank.
第１ブロック、第１書き込み負荷回路を含む第１バンクと、第２ブロック、第２書き込み負荷回路を含む第２バンクと、第１バンクと第２バンクを選択するバンクデコーダとを備える。 - 特許庁 - When a copy command is provided, a page's worth of data is read from a block A in the memory cell and is stored in a page buffer, and the stored page's worth of data is written in a block B.
ｃｏｐｙコマンドが与えられると、メモリセルのブロックＡより１ページ分のデータを読み出して，ページバッファへ格納され、格納された１ページ分のデータをブロックＢに書き込む。 - 特許庁 - When an error exists, the block number is recorded in the internal memory of the receiver side control section 5 and is recorded in a recording memory 22, then the data for every block having an error is received from a program server via a public channel in order to correct the data.
エラーがある場合、そのブロック番号を、受信機制御部５内のメモリに記録し、次いで記録メモリ２２に記録したのち、データを修正するために、公衆回線を介して番組サーバと接続し、エラー箇所のブロック毎のデータを取り寄せる。 - 特許庁 - When it is indicated by data length mark that a block length is exceed, a restoration processing section 138b connects overflow data read out from the memory 260 for data of block length or less read out from the memory 260, and restores the unequal length data.
復元処理部１３８ｄは、データ長標識によって、ブロック長を越えることが示される場合には、メモリ２６０から読出したブロック長以下のデータに対して、メモリ２６０から読出したオーバーフローデータを連結し、その不等長データを復元する。 - 特許庁 - Thus, the latest block can be extracted from the memory MMi, when the cache error occurs on the other processor PRi, and it is not necessary to request write-back from the memory MMi to the cache Cmi which is the only one holding the latest block.
これにより、他のプロセッサＰＲｉがキャッシュミスをおこした場合に、メモリＭＭｉから最新のブロックを取り出すことができ、メモリＭＭｉから最新のブロックを唯一保持するキャッシュＣＭｉに対して書き戻し要求を行う必要がなくなる。 - 特許庁 - To provide a DMA controller that carries out DAM transfer wherein an address is written into a DMA register of a DMA controller specifying a memory location within a memory device at which either the parameters for a transfer of a block of data are provided or the status of the transfer of a block of data is to be written by the DMA controller.
データブロックの転送パラメータが与えられるか、データブロックの転送状態が書き込まれる記憶装置内のメモリ位置を指定するアドレスが、ＤＭＡレジスタに書き込まれるＤＭＡ転送を実行するＤＭＡコントローラを提供する。 - 特許庁 - The navigation device stores the received program block 60 into a program memory 15 when receiving the program block 60, and completes the update of the program when finishing storing all the program blocks 60 constituting the update program into the program memory 15.
ナビゲーション装置は、プログラムブロック６０を受信すると、その受信したプログラムブロック６０をプログラムメモリ１５に格納し、更新用プログラムを構成する全てのプログラムブロック６０についてプログラムメモリ１５に格納し終えると、プログラムの更新を完了とする。 - 特許庁 - An SoC connected to an SDRAM controlled by a memory controller and a memory PHY and operable in a normal mode and a power-saving mode, includes: a block A to be powered off in the power-saving mode; and a block B not to be powered off in the mode.
メモリーコントローラー及びメモリーＰＨＹにより制御されるＳＤＲＡＭと接続し、通常モード及び省電力モードで動作可能なＳｏＣは、省電力モードにおいて電源オフされるブロックＡ及び電源オフされないブロックＢを含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
