「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 15 16 17 18 19 20 21 22 23 .... 46 47 次へ＞- To provide a method for erasing a flash memory device, which can improve a margin for sensing of a program cell of a selected memory block.
本発明は、選択メモリブロックのプログラムセルのセンシングマージンを改善することができる揮発性メモリ素子の消去方法を提供することを可能にすることを目的としている。 - 特許庁 - To provide a semiconductor memory device in which only sub word line in a selected memory cell array partial block can be selected, and to provide a word line selecting method.
選択されたメモリセルアレー部分ブロック内のサブワードラインのみを選択することができる半導体メモリ装置の提供並びにワードライン選択方法を提供する。 - 特許庁 - In a memory cell array 1, a plurality of cores are arranged, wherein a memory cell range used as a unit for data erasure is made one block, and a set of one or a plurality of blocks is made one core.
メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁 - A nonvolatile memory write-back means writes the updated storage contents of the rewrite unit block 15 back from the rewrite buffer area 21 to the nonvolatile memory 5.
不揮発性メモリ書き戻し手段は更新処理がなされた書き換え単位ブロック１５の記憶内容を、書き換えバッファ領域２１から不揮発性メモリ５に書き戻す。 - 特許庁 - Further, the image information written to the compressed image memory 8 is supplied to an expansion block 10 and expanded image information is written to the source image memory 6.
さらにこの圧縮画像メモリ８に書き込まれた画像情報が伸長ブロック１０に供給され、伸長された画像情報が元画像メモリ６に書き込まれる。 - 特許庁 - When a writing data size instructed from a host processor 21 is equal to one sector size, writing data is stored in a flash memory chip 13 where a memory block size is one sector.
ホスト処理装置２１から指示される書き込みのデータサイズが、１セクタサイズに等しい場合、書き込みデータを、メモリブロックサイズが１セクタであるフラッシュメモリチップ１３に格納する。 - 特許庁 - The data required to perform the color smear correction are compressed in block units and stored in a memory, so that the memory amount required for the image forming apparatus is reduced.
色ずれ補正をするために必要となるデータを、ブロック単位で圧縮してメモリに保存する構成とし、画像形成装置に必要となるメモリ量を削減する。 - 特許庁 - In a first memory block MB0, addresses 0 to n-1 are assigned to first bits of a memory cell MC respectively, and addresses n to 2n-1 are assigned to second bits respectively.
第１メモリブロックＭＢ０において、メモリセルＭＣの第１ビットにはそれぞれ０〜ｎ−１のアドレスを、第２ビットにはそれぞれｎ〜２ｎ−１のアドレスを割り当てる。 - 特許庁 - When inputting the rewriting command to one semiconductor memory chip, data of whole sectors of constituting a block including a sector of a rewriting object, is transferred to the buffer memory 16.
一方の半導体メモリチップに書き換え命令が入力されると、書き換え対象のセクタを含むブロックを構成する全てのセクタのデータをバッファメモリ１６に転送する。 - 特許庁 - A basic circuit block comprises a logical circuit, a memory circuit, or a circuit of a pair of the logical circuit; and the memory circuit is formed on each surface of semiconductor chips 1.
各半導体チップ１の表面にそれぞれ、論理回路、メモリ回路または論理回路とメモリ回路とを組み合わせた回路からなる基本回路ブロックが形成されている。 - 特許庁 - To minimize wiring length between a memory block and a logic module in designing of a semiconductor integrated circuit for overlapping a memory array chip and a logic module chip to each other.
メモリアレイチップと論理モジュールチップとを重ね合わせる半導体集積回路の設計において、メモリブロックと論理モジュールとの間の配線長を最小化すること。 - 特許庁 - To provide a nonvolatile semiconductor memory device capable of performing satisfactory data writing to, reading from and erasing for a memory array irrespective of the situation of access to each block.
各ブロックへのアクセス状況に関わらず、メモリアレイに対して良好にデータ書込、読込、および消去を実行できる不揮発性半導体記憶装置を提供する。 - 特許庁 - A plurality of protocol generators access the same memory block, a great number of streams are generated by a single copy from contents located in the large-scale memory buffer array.
複数のプロトコルスタックジェネレータが同じメモリブロックにアクセスすることで、多くのストリームを大規模メモリバッファアレイにあるコンテンツからのシングルコピーで生成することができるようになる。 - 特許庁 - To enable finishing erasure operation normally and to prevent causing erroneous read-out even if threshold voltage distribution of a memory cell in a block is dispersed in a flash memory.
フラッシュメモリにおいて、ブロック内のメモリセルのしきい値電圧分布がばらついたとしても、正常に消去動作を完了でき、誤読み出しが生じないようにする。 - 特許庁 - When a casing closing detecting part 108 detects the closing of the casing of a personal digital assistance 101, a block changeover section 114 changes over a block for use in the nonvolatile memory 102 from the block before the rewrite to the block written with the rewrite data so as to update the data.
筺体閉操作検出部１０８により携帯端末１０１の筐体を閉じる操作が検出されると、区画切替え部１１４は、書換え前の区画から書換え用データが書込まれた区画へと不揮発メモリ１０２における使用する区画の切替えを行うことで、データを更新する。 - 特許庁 - In the case that inter-frame coding is applied to a block, whether or not the attached information corresponding to the block is stored in the attached information memory is discriminated and when the storage is discriminated, the stored attached information is read to code the block by using its block information part 218.
あるブロックがブロックがフレーム間符号化される場合、そのブロックに対応する付加情報が付加情報メモリに保持されているか否かを判別し、保持されていると判別されると、ブロック情報部２１８により、その保持されている付加情報を読み出してブロックを符号化する。 - 特許庁 - LTPb 152-i provided with the group of entries where the physical address of a block to which a logical block address is assigned is arranged in a flash memory 15 with a block group where the contents of a prescribed field in the logical block address are common as a unit and, then, one of LTPb 152-i is stored in a RAM 14.
論理ブロックアドレスが割り当てられるブロックの物理アドレスが登録されるエントリの群を有するＬＴＰｂ１５２-iを、論理ブロックアドレスの所定フィールドの内容が共通のブロック群を単位にフラッシュメモリ１５に用意し、当該ＬＴＰｂ１５２-iの１つをＲＡＭ１４に格納する。 - 特許庁 - In a three dimensional stacked nonvolatile semiconductor memory, a first block has a selected first cell unit including a memory cell to be read and a non-selected second cell unit not including a memory cell to be read.
三次元積層不揮発性半導体メモリでは、第一ブロックは、リード対象となるメモリセルを含む選択された第一セルユニット及びリード対象となるメモリセルを含まない非選択の第二セルユニットを有する。 - 特許庁 - Also, a column address pointer 2 for outputting a column selection signal corresponding to the plurality of memory circuits 51 included in one memory block similarly outputs a column selection signal Qcj to the respective memory blocks 31 to 3y.
また、同様に１つのメモリブロックに含まれる複数のメモリ回路５１に対応する列選択信号を出力する列アドレスポインタ２から各メモリブロック３１〜３ｙへ列選択信号Ｑｃｊを出力する。 - 特許庁 - A first memory 102 includes a line memory for holding pixel data for one horizontal line of a screen, and an MB memory for holding pixel data for 16 pixels corresponding to one vertical line in a macro block.
第１のメモリ１０２は、画面の水平方向１ライン分の画素データを保持可能なラインメモリと、マクロブロックにおける垂直方向１ライン分に相当する１６画素分の画素データを保持可能なＭＢメモリとを有している。 - 特許庁 - The socket for a memory card has a socket body A on which the memory card MC is detachably mounted, and an antenna block B having a secondary antenna 40 facing an antenna 100 of the memory card MC mounted on the socket body A.
メモリカード用ソケットは、メモリカードＭＣが挿抜自在に装着されるソケット本体Ａと、ソケット本体Ａに装着されたメモリカードＭＣのアンテナ１００と対向する２次アンテナ４０を有したアンテナブロックＢとを備える。 - 特許庁 - For reconstructing the current frame, the video decoder reads the micro-block group, linked with and corresponding to the former frame, from a first position of the main memory to a local memory and further, up to the second position of the main memory.
次に、ビデオデコーダは現在フレームを再構成するためにメインメモリの一番目の位置からローカルメモリまで、そしてメインメモリの二番目の位置まで以前フレームと連関され対応するマクロブロックのグループを読み取りする。 - 特許庁 - This processor has: an instruction pipeline executing a processor instruction for defining a memory access size; and a cache memory including mapping logic wherein a cache line is stored in a plurality of memory banks each having a block size larger than the memory access size and wherein a group of consecutive bits of a size equal to the memory access size is stored in different memory banks among the plurality of memory banks.
本発明にかかるプロセッサは、メモリアクセスサイズを定義するプロセッサ命令を実行する命令パイプラインと、メモリアクセスサイズより大きいブロックサイズを有する複数のメモリバンクにキャッシュラインを格納し、この複数のメモリバンクのうちの異なるものに上記メモリアクセスサイズに等しいサイズの連続したビットのグループを格納するマッピングロジックを含むキャッシュメモリとを具備する。 - 特許庁 - Information of a plurality of patterns indicating whether each memory word block is activated or not is stored in a storing circuit 23.
格納回路２３は、各メモリワードブロックを活性化するか否かを示す情報が複数のパターン格納されている。 - 特許庁 - The inkjet recording head is equipped with a memory for holding a block number used in time dividing driving on every nozzle.
インクジェット記録ヘッド内に、ノズル毎の時分割駆動において用いられるブロック番号を保持するメモリを備える。 - 特許庁 - The controller stores the correction values of the block areas calculated by the calculation part in a memory for each color information.
コントローラは、算出部が算出した各ブロック領域の補正値を、各色情報に対応させてメモリに記憶する。 - 特許庁 - In a first step, 'applying erasure pulse' and 'verifying' are performed, and threshold voltage of all memory cells in a block are made 3 V or less.
第１の段階では「消去パルス印加」と「ベリファイ」を行って、ブロック内の全メモリセルの閾値電圧を３Ｖ以下にする。 - 特許庁 - That is, when an erasure control signal indicates the first erasure mode, erasure of data is performed with a memory block unit.
すなわち、消去制御信号が第１消去モードを示すとき、データの消去は、メモリブロック単位で実行される。 - 特許庁 - A guarantee code 7 is added to each logical block 6 received from the host 3, and stored in a cache memory 1C.
ホスト３から受信された各論理ブロック６には、それぞれ保証コード７が付加されて、キャッシュメモリ１Ｃに記憶される。 - 特許庁 - In response to a generated multi-page copyback program command, the page of data of the memory block having a first address is replaced.
生成されたマルチ−ページコピーバックプログラム命令に応答して第１アドレスを有するメモリーブロックのデータページを置換する。 - 特許庁 - An address conversion part sets the head address of the memory block to an access start address when the rearrangement signal is activated.
アドレス変換部は、並べ替え信号が活性化されたときに、メモリブロックの先頭アドレスをアクセス開始アドレスに設定する。 - 特許庁 - Thus it is no longer necessary to access the non-volatile memory for specifying a block where data should be erased.
これにより、従来のように、データを消去するブロックを特定するために不揮発性メモリにアクセスする必要が無くなる。 - 特許庁 - To provide a flash memory system in which it is unnecessary to rewrite the data of a whole physical block on every rewrite.
書き替えが発生するごとに物理ブロック全体のデータの書き替える必要のない、フラッシュメモリシステムを提供する。 - 特許庁 - The control circuit block of the memory device is constituted so as to include an address control circuit including an address transition detecting means.
メモリ装置の制御回路ブロックは、アドレス遷移検出手段を含むアドレス制御回路を含んで構成される。 - 特許庁 - At the same physical part of the I/O memory, two logical uses of a receiver channel and a transmitter code block are overlaid.
Ｉ／Ｏメモリの同じ物理的部分に受信機チャネルと送信機符号ブロックの２つの論理的使用がオーバレイされる。 - 特許庁 - To provide a Feistel common-key block cipher processing configuration for reducing cost and memory storage data.
低コストかつメモリ記憶データの削減を可能としたＦｅｉｓｔｅｌ型共通鍵ブロック暗号処理構成を実現する。 - 特許庁 - The recording apparatus calculates a writable speed by each area in the memory card 24 and classifies each block into a plurality of speed classes.
メモリカード２４内の領域毎に書込み可能速度を算出し、各ブロックを複数の速度クラスに分類する。 - 特許庁 - A blocking section 200 inputs an image data while using the set block size as a unit and stores the image data in a buffer memory 201.
ブロック化部２００は、設定されたブロックサイズを単位に画像データを入力し、バッファメモリ２０１に格納する。 - 特許庁 - Information showing the presence of a short-circuit failure is programmed in a memory block (MKB) through the fuse program circuits (100, 104).
メモリブロック（ＭＢＫ）に、短絡不良の存在の有無を示す情報をヒューズプログラム回路（１００，１０４）にプログラムする。 - 特許庁 - In a memory operation mode or an MDI operation mode (S3; Yes), one block reading of a machining program is performed (S4).
メモリ運転モード又はＭＤＩ運転モードである場合（Ｓ３；Ｙｅｓ）、加工プログラムの１ブロック読み込みを行う（Ｓ４）。 - 特許庁 - To provide a nonvolatile memory device and system including a re-mapped bad block address, and a method of operating the same.
再マッピングされた不良ブロックアドレスを含む不揮発性メモリ装置及びシステム、並びにその動作方法を提供する - 特許庁 - The memory block and the sense amplifier band are selectively coupled by turning on a selecting gate included in the sense amplifier band.
センスアンプ帯に含まれる選択ゲートがオンすることにより、メモリブロックとセンスアンプ帯とが選択的に結合される。 - 特許庁 - To provide an image processing device capable of curtailing the capacity of a raster block converting memory without lowering a processing speed.
処理速度を落とさずにラスタブロック変換用メモリの容量が削減できる画像処理装置を提供すること。 - 特許庁 - Thus, the initialized state of a specific unit (the block or the page) of the nonvolatile memory device is quickly and simply verified.
不揮発性メモリ装置の特定単位（ブロック、ページ）の初期化状態を迅速に簡単に検証することができる。 - 特許庁 - The average value is defined as correction data of pixels 32 included in the block 44 and the correction data are stored in a flash memory.
この平均値をブロック４４内に含まれる各画素３２の補正データとし、この補正データをフラッシュメモリに記憶する。 - 特許庁 - An encoding pixel value is once stored in an encoding memory 1 and then is horizontally inputted to operation units(PE) 6 and 7 by the block.
符号化画素値は符号化メモリ１に格納された後、ブロック単位に横方向にＰＥ６，７に入力される。 - 特許庁 - The corresponding relation between the physical addresses and the logical addresses of these pages is stored in a RAM (Random Access Memory) 123 as a form of a BPT (Block Pointer Table).
このページの物理アドレス及び論理アドレスの対応関係はＢＰＴの形でＲＡＭ１２３に記憶される。 - 特許庁 - The written data (b) and the block address of the writing destination are obtained and set in a volatile memory and the magnetic disk drive is made ready for writing.
書き込みデータｂと書き込み先のブロック番地とを得て、揮発性メモリーに設定して書き込みに備える。 - 特許庁 - To provide an improved E block for positioning a transducer assembly near the rotary memory disk of a disk drive.
トランスデューサアセンブリをディスクドライブの回転記憶ディスクの近くに位置決めするための、改善されたＥブロックを提供する。 - 特許庁 - To realize a block interleave circuit not employing a memory so as to eliminate the need for any complicated control even at a high data speed.
メモリを用いないブロックインターリーブ回路を実現し、データ速度が高速な場合でも複雑な制御を必要としない。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
