「memory block」を含む例文一覧(2320)
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 46 47 次へ＞- After memory cell data are erased en bloc by a predetermined block unit (step S2), a threshold voltage Vth is compared with a first repair verify voltage RV0 to determine whether each memory cell of the block is in an excessively erased state or not (step S3).
メモリセルのデータを所定ブロック単位で一括消去した（ステップＳ２）後、当該ブロック中の各メモリセルについて閾値電圧Ｖｔｈを第１リペア・ベリファイ電圧ＲＶ０と比較し過消去状態にあるか否かを判定する（ステップＳ３）。 - 特許庁 - The RAM measuring block 13 realizes high-speed RAM monitoring by separating two processing timings of the processing timing between the first block 2 and the shared memory 16 and the processing timing between the shared memory 16 and the RAM measuring device 14.
ＲＡＭ計測ブロック１３は、第１のブロック２と共有メモリ１６の間の処理タイミングと、共有メモリ１６とＲＡＭ計測装置１４の間の処理タイミングとの２つの処理タイミングを分離することにより、高速なＲＡＭモニタを実現する。 - 特許庁 - An SoC connected to an SDRAM controlled by a memory controller and a memory PHY and operable in a normal mode and a power-saving mode includes: a block A to be powered off in the power-saving mode; and a block B not to be powered off in the power-saving mode.
メモリーコントローラー及びメモリーＰＨＹにより制御されるＳＤＲＡＭと接続し、通常モード及び省電力モードで動作可能なＳｏＣは、省電力モードにおいて電源オフされるブロックＡ及び電源オフされないブロックＢを含む。 - 特許庁 - The nonvolatile semiconductor memory 100s is equipped with an MT block section 12s which is a data storage section, and a memory controller 121s for storing a select address, and the MTP block section 12s is configured by including the OTP arrays 126s-1 to 126s-m.
不揮発性半導体メモリ装置１００ｓは、データ記憶部であるＭＴＰブロック部１２ｓと、セレクトアドレスを記憶するメモリ制御部１２１ｓとを備え、ＭＴＰブロック部１２ｓが、ＯＴＰアレイ１２６ｓ−１〜１２６ｓ−ｍを含み構成される。 - 特許庁 - To provide a method to block a sender from processing SDUs required to be transmitted through a radio bearer when a memory block corresponding to the radio bearer is full and to guarantee that every PDU received by a receiver can be received in a memory block corresponding to a new radio bearer.
本発明にしたがった方法は、ある無線ベアラに対応するメモリブロックが満杯のときに、その無線ベアラを通して伝送することを要求されたＳＤＵを処理しないように送信器をブロックし、受信器によって受信されたあらゆるＰＤＵを、新しい無線ベアラに対応するメモリブロックに確実に受け入れられるようにする。 - 特許庁 - A data providing processing unit b15 provides data blocks stored in the memory b11 according to the order in the continued data and, when the data block to be provided is deleted from the memory b11, provides the data block by downloading the data block backed up on a storage server D1 connected via a network.
データ提供処理部ｂ１５は、記憶部ｂ１１が記憶するデータブロックを連続したデータ中での順序に従って提供するとともに、提供するデータブロックが記憶部ｂ１１から削除されている場合、ネットワークを介して接続されたストレージサーバＤ１にバックアップされた当該データブロックをダウンロードして提供する。 - 特許庁 - During intra-screen prediction, pixel data for one line in a horizontal direction at a lower end of a decoded pixel block is stored in the line memory to update it at every pixel block and pixel data for one line in a vertical direction at a right end of the decoded pixel block is stored in the MB memory to update it.
画面内予測を行う際には、画素ブロックごとに、復号化した画素ブロックの下端の水平方向１ライン分の画素データを前記ラインメモリに格納して更新するとともに、前記復号化した画素ブロックの右端の垂直方向１ライン分の画素データを前記ＭＢメモリに格納して更新する。 - 特許庁 - The image processor converts input page-vector image data to block-vector image data, stores the converted block-vector image data into a memory means, and controls the transfer of the image data objective to be processed in an apparatus so as to output raster image data obtained by developing the block-vector image data stored in the memory means.
入力されたページベクタ画像データをブロックベクタ画像データに変換させ、当該変換されたブロックベクタ画像データを記憶手段に記憶させ、記憶手段に記憶されているブロックベクタ画像データを展開して得られるラスタ画像データを出力させるように、装置内での処理対象の画像データの転送を制御する。 - 特許庁 - In first embodiment, a CPU 11 sets a recording region and a substitution recording region to a nonvolatile memory 17A by a nonvolatile memory control program, when the number of times of writing data in a block of the recording region reaches a threshold value, data recorded in this block is recorded in a substitution block of the substitution recording region.
第１の実施の形態において、ＣＰＵ１１は、不揮発性メモリ制御プログラムによって不揮発性メモリ１７Ａに記録領域と代替記録領域とを設定し、記録領域のブロックにおけるデータ書込回数が閾値に達すると、このブロックに記録されたデータを代替記録領域の代替ブロックに記録する。 - 特許庁 - The X decoder decodes a block address signal, a page address signal, and a block size changing signal in response to an erasing instruction, and output word line bias voltage so that a part or a whole of a plurality of pages included in at least one memory cell block out of a plurality of memory cell blocks are erased in accordance with the decoded result.
Ｘデコーダは、消去命令に応答してブロックアドレス信号、ページアドレス信号及びブロックサイズ変更信号をデコードし、デコーデド結果に応じて、複数のメモリセルブロックの少なくとも一つのメモリセルブロックに含まれる複数のページの一部または全体が消去されるように、ワードラインバイアス電圧を出力する。 - 特許庁 - The disclosed memory device includes a temperature sensing block for sensing temperature in an internal circuit and outputting a temperature sensing signal, a current control block for receiving the temperature sensing signal and generating a pulse control signal, and a write driver block for supplying a program pulse of which level and width are corrected in response to the pulse control signal to a memory cell.
開示されたメモリ装置は、内部回路の温度を感知して温度感知信号を出力する温度感知ブロックと、温度感知信号を受信してパルス制御信号を生成する電流制御ブロックと、パルス制御信号に応答してレベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバーブロックを含む。 - 特許庁 - When the recording head IJH is set into an ink jet printer, a CPU 105 reads out the optimum driving block sequence of the set recording head from the nonvolatile memory 107, stores the sequence in a block driving sequence memory 101, and drives each block of the recording head IJH in the optimum driving sequence to record one column.
記録ヘッドＩＪＨがインクジェットプリンタに装着されると、ＣＰＵ１０５は、不揮発メモリ１０７より装着された記録ヘッドの最適な駆動ブロック順を読み出してブロック駆動順メモリ１０１に記憶し、この最適な駆動順で記録ヘッドＩＪＨの各ブロックを駆動して１カラムの記録を行う。 - 特許庁 - The abnormality detecting method includes the steps: deploying processed data on a memory (16) by executing a software (19), storing memory status of the memory at every predetermined period of time, dividing the stored memory status into a plurality of blocks of a predetermined capacity, analyzing the temporal change of the memory status for every divided block, and detecting the abnormality based on the result of the analysis.
ソフトウェア（１９）を実行して処理データをメモリ（１６）上に展開し、前記メモリのメモリステータスを所定時間毎に記憶し、前記記憶したメモリステータスを所定の容量の複数のブロックに分割し、前記分割したブロック毎にメモリステータスの時間変化を解析し、前記解析の結果に基づいて異常を検出する。 - 特許庁 - The memory is provided with; a memory core section comprising a plurality of cell array blocks equipped with a plurality of nonvolatile memory cells, a plurality of word lines, and a plurality of bit lines; and a means to erase data simultaneously in a plurality of memory cells in one cell array block and write data in the plurality of memory cells in the plurality of cell array blocks simultaneously.
複数の不揮発性のメモリセルと複数のワード線と複数のビット線を備えたセルアレイブロックを複数有するメモリコア部と、１つのセルアレイブロック内の複数のメモリセルについて同時にデータを消去し、複数のセルアレイブロック内の複数のメモリセルに同時にデータを書込む手段とを具備する。 - 特許庁 - A memory system is provided with an input device for receiving a written data for a logical unit number from a host, a mapping device for determining which data block group contains the logical unit number, out of the plurality of data block groups, and a memory device for storing the written data in an unoccupied log unit in a log block group corresponding to the determined data block group.
メモリシステムは、ホストから論理ユニット番号のための書き込みデータを受信するための入力装置と、複数のデータブロックグループの中で何れのグループが前記論理ユニット番号を含むかを決定するためのマッピング装置と、前記決定されたデータブロックグループに対応するログブロックグループの空いているログユニットに前記書き込みデータを格納するためのメモリ装置とを備える。 - 特許庁 - The second block 22 includes: a second memory 30 saving the data related to the refrigerating machines received from the first block 21 via the common memory 23; a port 33 for an LAN performing data input/output with a monitoring sensor 60 via the LAN; and a second CPU 29 controlling the operation of the second memory 30 and the port 33 for the LAN.
第２ブロック２２は、第１ブロック２１から共有メモリ２３を介して受信する冷凍機に関するデータを保存する第２メモリ３０と、監視センタ６０との間のデータの入／出力がＬＡＮを介して行われるＬＡＮ用ポート３３と、第２メモリ３０とＬＡＮ用ポート３３の動作を制御する第２ＣＰＵ２９を備える。 - 特許庁 - Attribute bits indicating that a program has recently checked that a block of memory is appropriate for the current portion of the program to access, indicating that the program has analyzed this block of memory by a performance monitoring tool, or having properties such as access right are included in a cache memory line, and correspond to only one software thread of the program having multisoftware threads.
プログラムが現在アクセスしようとする部分に対して、メモリブロックが適切であることをチェックしたこと、性能モニタリングツールによってそのメモリブロックを分析したこと、あるいはアクセス権のようなプロパティを示す属性ビットを、キャッシュメモリラインに持ち、マルチソフトウェアスレッドを有するプログラムの唯一のソフトウェアスレッドに対応する。 - 特許庁 - The controller controls a nonvolatile memory system (an example of a nonvolatile memory is a flash memory well-known for skilled in the art) organized into blocks, each block includes a plurality of sector locations for storing the sector information and a particular free block is designated for storing FSInfor sector information.
そのコントローラは、複数のブロックに区分された不揮発性メモリシステム（不揮発性メモリの例は当業者にとって公知であるフラッシュメモリである）を制御し、各ブロックはセクタ情報を格納するための複数のセクタを含み、特定の空きブロックがＦＳＩｎｆｏセクタ情報を格納するように指定される。 - 特許庁 - The memory card 1 has a nonvolatile semiconductor memory in which recorded data are erased at a time in block units of specified data block, a system information storage part in which internal information of the device is recorded, and a control part which controls the semiconductor memory according to commands supplied from the host equipment 2.
メモリカード１には、記録されているデータが所定のデータ量のブロック単位で一括消去される不揮発性の半導体メモリと、本装置の内部情報が記録されたシステム情報記憶部と、ホスト機器２から与えられたコマンドに基づき、半導体メモリに対する制御を行う制御部とが備えられている。 - 特許庁 - In each memory cell column, the strap SL is shared by a plurality of tunnel magnetoresistive devices TMR in the same row block.
各メモリセル列において、ストラップＳＬは、同一行ブロック内の複数のトンネル磁気抵抗素子ＴＭＲによって共有される。 - 特許庁 - To avoid failure of CPU start by a defect block even when using a NAND type flash memory for the purpose of driving a CPU.
ＣＰＵ駆動用としてＮＡＮＤ型フラッシュメモリを用いた場合でも不良ブロックによるＣＰＵ起動の不具合を回避する。 - 特許庁 - The optimal write voltage for each block can be stored in a part of the memory cell array 1, i.e., a write voltage storage area 1a.
ブロック毎の最適書き込み電圧は、メモリセルアレイ１の一部を書き込み電圧記憶領域１ａとしてここに記憶する。 - 特許庁 - The memory controller determines a mapping logical page to be distributed to each logical block, based on the ratio of the distribution number of preliminary logical pages.
この予備論理ページの分配数の比率に基づいて、それぞれの論理ブロックに分配するマッピング論理ページを決定する。 - 特許庁 - Thus, in addition to post-filter data required for inter-prediction, pre-filter data for intra-prediction for the next block are made remaining in the frame memory.
これによって、フレームメモリには、インター予測に必要なフィルタ後データの他に、次ブロックのイントラ予測用のフィルタ前データが残る。 - 特許庁 - The main memory 1 is divided into logical units of a capacity more than the data amount of one Sync block, and each logical unit has an index.
メインメモリが１シンクブロックのデータ量以上の容量の論理単位に分割され、各論理単位がインデックスを有する。 - 特許庁 - To provide a flash memory having an error correction code storage area capable of reducing the number of block erasures and extending the product life.
エラー訂正符号格納領域を有するフラッシュメモリにおいて、ブロック消去の回数を削減し、製品寿命を延ばす。 - 特許庁 - To provide a nonvolatile semiconductor memory device which regulates increase of chip area and enables nonselective processing of a defective block.
チップ面積の増大を抑制しつつ、不良ブロックの非選択処理が可能な不揮発性半導体記憶装置を提供する。 - 特許庁 - To reduce a memory amount and a block matching number for moving vector detection, and encode by a smaller resource and in high speed.
動きベクトル検出のためのメモリ量とブロックマッチングの回数を削減して、少ないリソースで高速に符号化をすること。 - 特許庁 - A multiplexer 20 selects one of memory cells of each local block by activating any of word lines WL1-WL4.
マルチプレクサ２０は、ワード線ＷＬ１〜ＷＬ４の何れかをアクティブにすることにより各ローカルブロックのメモリセルを１つ選択する。 - 特許庁 - During erasing operation, at least one of a plurality of block selecting parts selects at least one of a plurality of memory cell blocks.
消去動作時に、複数のブロック選択部の少なくとも一つが複数のメモリセルブロックの少なくとも一つを選択する。 - 特許庁 - To reduce a bulk write time of a nonvolatile flash memory in which bulk delete is performed by divided block before writing.
分割ブロック単位で一括消去を行ってから書込が行われる不揮発フラッシュメモリの一括書込時間を短縮する。 - 特許庁 - To provide an image encoding device and an image decoding device, suppressing a block noise without using a large-capacity memory in executing a wavelet transformation and/or an inverse wavelet transformation.
ウェーブレット変換・逆ウェーブレット変換する際に大容量のメモリを使用することなく、ブロックノイズを抑えること。 - 特許庁 - To provide a testing device which can shorten a testing time of a memory to be tested having a repair block for each area domain.
リペアブロックをエリア領域毎に有する被試験メモリの試験時間を短縮することができる試験装置を提供する。 - 特許庁 - Thus, on the specific operation mode, a memory block in which a leakage current path is present is separated from a corresponding sense amplifier band (SAB<K>).
これにより、特定動作モード時、リーク電流経路の存在するメモリブロックを対応のセンスアンプ帯（ＳＡＢ＜Ｋ＞）から分離する。 - 特許庁 - The three-level nonvolatile semiconductor memory device with a voltage control block shared by lower bit lines and upper bit lines is disclosed.
下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置を開示する。 - 特許庁 - Memory 5 for storing failure occurrence patterns stores failure occurrence patterns of block failures which can occur in a burn-in board 2 in advance.
不良発生パターン記憶メモリ５は、バーンインボード２上で発生し得るブロック不良の不良発生パターンをあらかじめ格納する。 - 特許庁 - Data in data run is stored in an adaptive meta block 98 composed according to a place of a data boundary in a nonvolatile memory array.
データラン内のデータは、不揮発性メモリアレイの、データ境界の位置に応じて構成される適応メタブロック９８に格納される。 - 特許庁 - The destination of the signal can be programmable from the outside to the memory in each base circuit block 1 or the input/output circuit 2.
各基本回路ブロック１内または入出力回路２内のメモリに、信号の送り先を外部からプログラム可能にする。 - 特許庁 - When the graphics context switching is started, the thread is block released, and texture management such as the preservation of the texture memory is operated.
グラフィック・コンテキスト切替えが開始された時に、スレッドが、ブロック解除されて、テクスチャ・メモリの保管などのテクスチャ管理を行う。 - 特許庁 - A memory stores coded transform coefficient data by each block, preferably in the order from a lower frequency to a higher frequency (a sub band LL4 to a sub band HH1).
符号化変換係数データをブロック別に、好適には低周波から高周波の順（サブバンドLL4〜サブバンドHH1）にメモリに保存する。 - 特許庁 - To efficiently and evenly average the writing frequency to each physical block in a rewritable nonvolatile memory.
書き換え可能な不揮発性メモリ内の各物理ブロックに対する書き込み回数を効率的に満遍なく平均化できるようにする。 - 特許庁 - One block of the flash memory is set to a deletion management area, and 16-byte consistency data area is formed therein.
フラッシュメモリの１つのブロックが消去管理領域とされ、その中に１６バイトの整合性データ領域が設けられている。 - 特許庁 - The access controller controls each memory block to operate in a single cell mode or a twin cell mode according to cell mode information of a mode setting part.
アクセス制御部は、モード設定部のセルモード情報に応じて、各メモリブロックをシングルセルモードまたはツインセルモードで動作させる。 - 特許庁 - The processed data block is returned from the same memory areas (A, B and C) at a third interval of time (t3, t4, t5, ...).
処理されたデータブロックは、第３の時間間隔（ｔ３、ｔ４、ｔ５...）において前記同一のメモリエリア（Ａ、Ｂ、Ｃ）から返される。 - 特許庁 - An extension register 31 is provided in the memory 15 and has a fixed block length capable of defining the extension function of the extension function part 19.
拡張レジスタ31は、メモリ15に設けられ、拡張機能部19の拡張機能を定義可能な一定のブロック長を有する。 - 特許庁 - That is, area of a circuit band is reduced by using a digit line before the selection memory block as a signal line being not a current line.
つまり、選択メモリブロック以前のデジット線を電流線ではなく信号線として用いて回路帯の面積を縮小する。 - 特許庁 - To provide a NAND-type flash memory device having multi-page program operation, multi-page read operation, and multi-block erase operation.
マルチページプログラム動作、マルチページ読み取り動作、及び、マルチブロック消去動作を有するＮＡＮＤフラッシュメモリ装置を提供する。 - 特許庁 - Each image processing means is provided with: a window 40; a pattern recognition section 41; a memory block 42; and a video data output section 43.
そして、各画像処理手段はそれぞれウインドウ４０、パターン認識部４１、メモリブロック４２、ビドオデータ出力部４３を備える。 - 特許庁 - To store demodulated symbol data in a memory exactly corresponding to an error correction code(ECC) block even when slip occurs on a disk.
ディスクにおいてスリップが生じた場合でも、復調されたシンボルデータをＥＣＣブロックと的確に相応させてメモリに貯える。 - 特許庁 - If the input data is initial data, it is written to an initial data block 51 of a nonvolatile memory in a first writing process.
初期データであるときは当該入力データを不揮発性メモリの初期データブロック５１に書き込む第１書込処理を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
