「second-layer」を含む例文一覧(21457)
＜前へ 1 2 .... 73 74 75 76 77 78 79 80 81 .... 429 430 次へ＞- The first dielectric layer 30 is then etched and a second dielectric layer 34 is subsequently formed over an etched dielectric layer 32.
第１の誘電体層３０は次にエッチングされ、かつ第２の誘電体層３４がエッチングされた誘電体層３２の上に続いて形成される。 - 特許庁 - To provide a method of forming a second gate dielectric layer different in thickness from a first gate dielectric layer without causing damage to the first gate dielectric layer on a semiconductor device substrate.
半導体デバイス基板の第１ゲート誘電層に害を与えずに、異なる厚さの第２ゲート誘電層を製造する方法を提供する。 - 特許庁 - By masking treatment, a second coat layer 16 is selectively laminated at the center part and both end parts of a first coat layer 14 to manufacture the shell layer 12.
マスキング処理により、第２コート層１６を第１コート層１４の中心部および両端部に選択的に積層させ、外皮層１２を製造する。 - 特許庁 - The first metal cap layer 16 and the second metal cap layer 37 are each configured by a layer principally containing zirconium boride (ZrBx(x=0.5-4.0)).
そして、第１メタルキャップ層１６及び第２メタルキャップ層３７を、それぞれホウ化ジルコニウム（ＺｒＢｘ（ｘ＝０．５〜４．０））を主成分とする層で構成した。 - 特許庁 - The sealing materials 6a, 6b comprise a first layer L_1, and a second layer L_2 made of a material having a larger coefficient of thermal expansion than that of the first layer L_1.
シール材６ａ、６ｂは、第１の層Ｌ_１と、第１の層Ｌ_１よりも熱膨張係数の大きい材料からなる第２の層Ｌ_２とを有している。 - 特許庁 - At the connection between a first electrode layer 11 and a second electrode layer 13, the surface roughness of the first electrode layer 11 is larger than other parts.
第１電極層１１と第２電極層１３との接続部において、第１電極層１１の表面粗さを他の部分より大きくする。 - 特許庁 - Moreover, a second layer 44 containing a water-based polyurethane O/W type emulsion resin is desirably provided between the first layer 42 and the outermost layer 43.
さらには、前記第一層42と前記最外層43との間に水性ポリウレタンＯ／Ｗ型エマルジョン樹脂を含有する第二層44を備えることが望ましい。 - 特許庁 - A thickness of each silicon monocrystalline layer on the first insulating layer 111 and the second insulating layer 112 is decided in accordance with characteristics of a formed element.
第１の絶縁層１１１上、第２の絶縁層１１２上における各シリコン単結晶層の厚さは、形成される素子の特性に応じて決められる。 - 特許庁 - Further, Zn atoms are arranged on interfaces of the intermediate layers 16C, 16D (ZnSe layer) and the second upper clad layer 16B (BeZnTe layer).
さらに、中間層１６Ｃ，１６Ｄ（ＺｎＳｅ層）のうち第２上部クラッド層１６Ｂ（ＢｅＺｎＴｅ層）との界面にＺｎ原子が配置されている。 - 特許庁 - In the step S101, a first clad layer, an active layer, and a second clad layer are sequentially grown on a semiconductor substrate by a liquid epitaxy method.
成長工程Ｓ１０１では，半導体基板上に第１クラッド層と活性層と第２クラッド層とを液相エピタキシ法により順次成長させる。 - 特許庁 - The third semiconductor layer is provided between the second semiconductor layer and the first electrode layer, and has a sheet resistance value ranging from 10^3 Ω/sq. to 10^6 Ω/sq.
第３半導体層は、第２半導体層と第１電極層との間に設けられ、シート抵抗値が１０^３Ω／□以上、１０^６Ω／□以下である。 - 特許庁 - The second thin metal film 28 has a thin chromium layer on the side being bonded to the fourth piezoelectric 24 and a thin gold layer is formed on the thin chromium layer.
第２金属薄膜２８は第４圧電体２４との接合面にクロム薄膜層を有し、該クロム薄膜層上に金の薄膜層が形成されている。 - 特許庁 - An electrode layer 114 is joined with the contact layer 113 by ohmic junction and is joined with the second clad layer 109 by schottky junction.
コンタクト層１１３との間でオーミック接合をなす一方、第二上クラッド層１０９との間でショットキー接合をなす電極層１１４を備える。 - 特許庁 - A first epoxy resin layer 64, a second epoxy resin layer 68, and a glass cloth 66 held between the layers are stacked in the connecting layer 60.
接続層６０は、第１のエポキシ樹脂層６４及び第２のエポキシ樹脂層６８と、それらの間に挟まれるようにガラスクロス６６とが積層されている。 - 特許庁 - A first common electrode 44 is arranged to face the individual electrodes 43 between the first piezoelectric layer 40 and a second piezoelectric layer 41 of an intermediate layer.
第１圧電層４０と中間層の第２圧電層４１との間には、個別電極４３と対向して、第１共通電極４４が配置されている。 - 特許庁 - Then, the magnetic layer 26 is selectively etched by reactive ion etching with the second layer 27b as a mask, and the first layer 27a is formed.
次に、第２の層２７ｂをマスクとして、反応性イオンエッチングによって磁性層２６が選択的にエッチングされて、第１の層２７ａが形成される。 - 特許庁 - The insulating layer 12 has first portions 8 having a thin film thickness and second portions 6 having a thick film thickness between the support layer 2 and the semiconductor layer 14.
絶縁層１２は、支持層１２と半導体層１４の間の膜厚が薄い第１部分８と膜厚が厚い第２部分６を有している。 - 特許庁 - A low resistance fuse includes a fuse element layer, a first and a second intermediate insulation layer extending on opposite sides of the fuse element layer and coupled thereto.
低抵抗ヒューズは、ヒューズ要素層、ならびにヒューズ要素層に対向する面に伸びて、且つそれに結合された第１および第２の中間絶縁層を含む。 - 特許庁 - The defect introduction layer 108 is large in crystal defect density relative to the first nitride semiconductor layer 107 and the second nitride semiconductor layer 109.
欠陥導入層１０８は、第１の窒化物半導体層１０７及び第２の窒化物半導体層１０９と比べて結晶欠陥密度が大きい。 - 特許庁 - The second semiconductor layer 18B is formed on and in contact with the first semiconductor layer 18A and has a smaller lattice constant than that of the first semiconductor layer 18A.
第２の半導体層１８Ｂは、第１の半導体層１８Ａの上に接して形成され第１の半導体層１８Ａと比べて格子定数が小さい。 - 特許庁 - Also, the piezoelectric element 22 includes at least a first electrode layer 222, a second electrode layer 226, and a piezoelectric layer 223 positioned between them.
また、圧電体素子２２は、少なくとも、第１の電極層２２２と、第２の電極層２２６と、これらの間に位置する圧電体層２２３とを有している。 - 特許庁 - The laminated metals are Cu and Fe-Ni and the metals are laminated as a first Cu layer 31, a Fe-Ni layer 32, and a second Cu layer 33.
ここで積層される金属は、ＣｕおよびＦｅ−Ｎｉであり、第１Ｃｕ層３１、Ｆｅ−Ｎｉ層３２、および第２Ｃｕ層３３として積層されている。 - 特許庁 - The layer first performed with the pattern formation is a metal electrode pattern layer having an alignment mark to the layer performed with the second and succeeding pattern formation.
また、前記最初にパターン形成される層が、２番目以降にパターン形成される層に対する位置合わせマークを有する金属電極パターン層である。 - 特許庁 - The second step includes a step for forming an amorphous auxiliary layer on the amorphous aluminum oxide layer and a step for crystallizing the amorphous auxiliary layer.
前記第２ステップは、非晶質アルミニウム酸化物層上に非晶質補助層を形成するステップと、非晶質補助層を結晶化するステップと、を含む。 - 特許庁 - When the relative permittivity and thickness of the first insulation layer 51a and the second insulation layer 51b are adjusted, the relative permittivity of the insulation layer 51 is changed.
第１絶縁層５１ａおよび第２絶縁層５１ｂの比誘電率や厚みが調整されれば、絶縁層５１の比誘電率は変化する。 - 特許庁 - After the photoresist layer 2 is removed, openings 8 are formed by forming a second photoresist layer 6 on the surface of the substrate 22 and patterning the layer 6.
つづいて第１のフォトレジスト層２を除去した後、基板の表面に第２のフォトレジスト層６を形成しパターン化して開口部８を形成する。 - 特許庁 - Each of the first rubber hose 3 and the second rubber hose 5 comprises an outer layer 5 made of rubber and a ceramic wear resistant layer 11 inside the outer layer 9.
第１ゴムホース３及び第２ゴムホース５をそれぞれ、ゴム製の外側層９と、この外側層９の内側のセラミック耐磨耗層１１と、から構成する。 - 特許庁 - At least one intermediate electrode contains a metal-organic mixture layer arranged between a first charge injection layer and a second charge injection layer.
少なくとも１つの中間電極は、第１の電荷注入層と第２の電荷注入層との間に配設された金属−有機混合層を含む。 - 特許庁 - A second resist layer 32 is formed on the electrode layer 21 and the first resist layer 31 and is exposed by, for example, electron beams.
次に、電極層２１および第１のレジスト層３１の上に第２のレジスト層３２を形成し、第２のレジスト層３２を例えば電子線によって露光する。 - 特許庁 - An exposed surface 31a is formed on a surface of the first electrode layer 31 and an exposed layer 32a is formed on a surface of the second electrode layer 32.
一方、第１電極層３１の表面と第２電極層３２の表面とにはそれぞれ露出面３１ａ，３２ａが形成されている。 - 特許庁 - The wearing article 1 is so formed that the Klemm water absorptivity is higher in order of the first fiber layer 13, the second fiber layer 41 and the third fiber layer 42.
着用物品１は、クレム吸水度が第１繊維層１３，第２繊維層４１，第３繊維層４２の順に高くなるように形成される。 - 特許庁 - The multilayer wiring includes a first wiring layer 151 formed on a semiconductor substrate and a second wiring layer 153 formed on the first wiring layer.
半導体基板上に形成された第１の配線層部１５１と、第１の配線層部の上に形成された第２の配線層部１５３と、を具備する。 - 特許庁 - The first oscillation element includes a first magnetic layer and a second magnetic layer having a magnetic vector including a component which is perpendicular to the main face of the first magnetic layer.
第１の発振素子は、第１の磁性層と、第１の磁性層の主面に垂直な成分を含む磁化ベクトルを有する第２の磁性層とを含む。 - 特許庁 - A first layer 102 consisting of alumina is formed on the substrate 101, and a second layer 103 consisting of a catalyst metal is formed on this first layer 102.
基板１０１上にアルミナからなる第１の層１０２を形成し、この第１の層１０２上に触媒金属からなる第２の層１０３を形成する。 - 特許庁 - A semiconductor device 1 has a semiconductor substrate 6, a first insulator layer 4a, a metallic layer 26e, a second insulator layer 28 and a resistor 34.
半導体装置１は、半導体基板６と、第１絶縁体層４ａと、金属層２６ｅと、第２絶縁体層２８と、抵抗体３４とを有する。 - 特許庁 - The magnetic layer may comprise a first sub-layer 248 comprises NiFeCr and a second sub-layer 250 comprises NiFe formed thereon.
磁性層は、ＮｉＦｅＣｒからなる第１の副層２４８と、その上に形成されたＮｉＦｅからなる第２の副層２５０とを含むことが可能である。 - 特許庁 - The electrolyte membrane 11 has a first electrolyte layer 11a and a second electrolyte layer 11b lower in glass-transition temperature than that of the first electrolyte layer 11a.
電解質膜１１は、第１の電解質層１１ａと、第１の電解質層１１ａよりガラス転移温度の低い第２の電解質層１１ｂとを有する。 - 特許庁 - Furthermore, a second polysilicon layer 40 where the concentration of phosphor is lower than the first polysilicon layer 39, and the etching rate is smaller is formed on the first polysilicon layer 39.
さらに、この第１ポリシリコン層３９よりもリン濃度が低く、エッチング速度が遅い第２ポリシリコン層４０を、第１ポリシリコン層３９上に形成する。 - 特許庁 - A circuit board 1a and a circuit board 1b include a first wiring layer 2, and a second wiring layer 3 arranged in opposition to the first wiring layer 2.
回路基板１ａ及び回路基板１ｂは、第１配線層２、及び第１配線層２に対向して配置された第２配線層３を含む。 - 特許庁 - The non-magnetic body part 30 is made to have a first nonmagnetic layer 32 of a resin and a second nonmagnetic layer 34 a nonmagnetic metallic layer.
非磁性体部３０は、樹脂からなる第１の非磁性体層３２と、非磁性の金属層からなる第２の非磁性体層３４とを有する。 - 特許庁 - It is preferable to adjust the thickness of the nickel layer or nickel alloy layer used as the second conductive layer 4 to 10-100μm.
そして、当該第２導電層4としてのニッケル層又はニッケル合金層の厚みが１０μｍ〜１００μｍであるものを用いることが好ましい。 - 特許庁 - An MEA 20 formed by laminating an electrolyte membrane and an electrode catalyst layer has a first gas diffusion layer 22, a second gas diffusion layer 10, and a separator 40 in an anode.
電解質膜と電極触媒層が積層されたＭＥＡ２０は、アノードに、第一ガス拡散層２２、第二ガス拡散層１０、セパレータ４０を備える。 - 特許庁 - A gallium nitride semiconductor layer of a first conductivity type, an active layer, and a gallium nitride semiconductor layer of a second conductivity type are sequentially disposed on a support substrate 13.
第１導電型窒化ガリウム系半導体層、活性層及び第２導電型窒化ガリウム系半導体層が支持基体１３上に順に配置されている。 - 特許庁 - The characters are displayed by the first mixed layer 11 under the visible light and the characters and patterns are displayed by the first mixed layer 11 and the second mixed layer 12 under the dark.
可視光下で第１の混合層11にて文字を表示し、暗闇下で第１の混合層11および第２の混合層12にて文字と模様を表示する。 - 特許庁 - Further, since both of the second layer 120 and the third layer 130 contain glass fiber and integrally become an FRP (fiberglass reinforced plastic) layer, high pressure resisting performance can be expected.
また、第２層１２０及び第３層１３０は、共にガラス繊維を含有し、一体となってＦＲＰ層となるため、高い耐圧性能が期待できる。 - 特許庁 - The second phosphor layer 42 is higher in phosphor concentration than the first phosphor layer 41, and the outer side face of the first phosphor layer 41 is exposed.
第２の蛍光体層４２は、第１の蛍光体層４１より蛍光体濃度が高く、第１の蛍光体層４２の外側面が露出している。 - 特許庁 - The light-receiving body 3 is a diffused layer consisting of a p-type single crystal silicon layer, which is used as a second conductivity type semiconductor layer, and is buried in the surface of the base body 2.
受光体３は、第２導電型半導体としてのｐ型単結晶シリコンからなる拡散層であり、基体２の表面に埋設されている。 - 特許庁 - The PTFE dispersion amounts (the weight ratios) of the first layer 411, the second layer 412, and the third layer 413 are 2 wt.%, 5 wt.%, and 10 wt.% respectively.
第１の層４１１、第２の層４１２、第３の層４１３のＰＴＦＥ分散量（重量比）は、２ｗｔ％、５ｗｔ％、１０ｗｔ％である。 - 特許庁 - A first layer 6 in first 95 nm is formed under the condition that Ar:O2=25 sccm:1 sccm and a second layer (an interface 6) in the residual 5 nm layer is formed under the condition that Ar:O2=25 sccm:10 sccm.
最初の95nmの第１層６の成膜を、Ar:O_2=25sccm:1sccmの条件で行い、第２層（界面部６）である残りの5nm の層の成膜を、同じく25sccm:10sccm で行った。 - 特許庁 - Further, the contact layer 19 is hard to operate as the absorption layer for light, thus a second conductivity type clad layer 17 is reducible in thickness.
また、コンタクト層１９が光の吸収層として働きにくいことから、第２導電型クラッド層１７の厚みを薄くすることが可能となる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
