システム等価性の英語

論理等価性検証システム１０は、半導体集積回路としてのシステムＬＳＩやＳｏＣなどの論理機能の等価性検証を挿入回路の挿入場所によらず任意に実行する。例文帳に追加

The logical equivalence verification system 10 arbitrarily performs the equivalence verification of logical functions, such as a system LSI and SoC, as a semiconductor integrated circuit regardless of the insertion location of the insertion circuit. - 特許庁

チューリングは彼のマシンが他のシステム, たとえばエルブラン・ゲーデル・クリーネの一般再帰性, 等々と等価であることを示すことができた.例文帳に追加

Turing was able to show that his machine was equivalent to other systems such as Herbrand-Godel-Kleene's general recursiveness, ...発音を聞く  - コンピューター用語辞典

論理等価性を同一環境で検証することができるハードウェア／ソフトウェア協調検証システムを提供する。例文帳に追加

To provide a hardware/software cooperation verification system verifying logic equivalence under the same environment. - 特許庁

同一の機能を有する複数の論理システムの等価性を検証するにあたり、検証効率の向上と検証精度の向上を図る。例文帳に追加

To improve verification efficiency and verification accuracy in verifying equality of a plurality of logic systems having the same function. - 特許庁

前記システムの実時間性能を改善するため、レガシー命令は、可能であればホストプロセッサの等価命令に直接的に変換される。例文帳に追加

In order to improve the real-time performance of the system, legacy instructions are directly mapped to equivalent instructions of the host computer where possible. - 特許庁

キャビネットの等価体積拡大率の増大を図り、低音領域の再現性に優れたスピーカシステムを提供する。例文帳に追加

To provide a speaker system capable of increasing the equivalent volume expansion ratio of a cabinet and having excellent reproducibility in a low-pitched sound area. - 特許庁

構造化文書に対して、意味的に等価で表現が異なる派生の構造化文書を生成し、構造化文書処理システムのテストを容易にし、また、構造化文書処理の脆弱性を回避するシステムを構築可能にする。例文帳に追加

To construct a system for generating a derived structured document semantically equivalent to and different in expression from a structured document, facilitating a test of a structured document processing system and avoiding fragility in structured document processing. - 特許庁

論理等価性検証システム１０には、論理等価性検証部１、ＲＴＬ／ゲートレベル回路記述２、ＲＴＬ／ゲートレベル回路記述３、及びライブラリ４が設けられている。例文帳に追加

The logical equivalence verification system 10 is provided with a logical equivalence verification part 1, an RTL/gate level circuit description 2, an RTL/gate level circuit description 3, and a library 4. - 特許庁