おみせメモの英語

磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法例文帳に追加

MAGNETORESISTIVE RANDOM ACCESS MEMORY AND ITS WRITE CONTROL METHOD - 特許庁

不揮発性半導体記憶装置の書き込み制御方法及びメモリシステム例文帳に追加

WRITE CONTROL METHOD OF NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MEMORY SYSTEM - 特許庁

不揮発性半導体メモリ装置およびデータ書き込み制御方法例文帳に追加

NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE, AND METHOD FOR CONTROLLING DATA WRITING - 特許庁

埋め込み接触帯とその形成方法及び動的随時アクセスメモリ例文帳に追加

EMBEDDED CONTACT BAND, FORMING METHOD THEREFOR AND DYNAMIC RANDOM ACCESS MEMORY - 特許庁

本発明の不揮発性半導体記憶装置は、２つのメモリセルから成るメモリセル対でのメモリセル間の記憶情報の差によってデータを不揮発的に記憶するメモリセルアレイ６と、当該メモリセルアレイ６に対してデータの書き込むを行う書き込み制御部１とを備えている。例文帳に追加

The nonvolatile semiconductor storage device is equipped with; a memory cell array 6 which stores data in a nonvolatile manner according to a difference of storage information between memory cells in a memory cell pair which is composed of two memory cells; and a write control section 1 which writes data to the memory cell array 6. - 特許庁

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。例文帳に追加

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array. - 特許庁

メモリ制御装置１０は、メモリ制御装置１０は、バスＩ／Ｆ１２、アドレスデコード部１４、バッファ書き込み制御部１６、バッファＡ１８、バッファＢ２０、メモリ読み出し要求制御部２２、メモリ制御部２４、及びメモリ２６で構成されている。例文帳に追加

This memory controller 10 consists of a bus I/F 12, an address decoding part 14, a buffer writing controlling part 16, a buffer A 18, a buffer B 20, a memory reading request controlling part 22, a memory controlling part 24 and a memory 26. - 特許庁

書き込み制御部１は、メモリセルアレイ６における各メモリセルの記憶情報を個別に設定することが可能である。例文帳に追加

The write control section 1 can set storage information on each memory cell individually in the memory cell array 6. - 特許庁