アドレスバッファの英語

クロックバッファ、アドレスバッファ、コマンドバッファ及びデータバッファを含む。例文帳に追加

This device comprises a clock buffer, an address buffer, a command buffer, and a data buffer. - 特許庁

円環状アドレスバッファのアドレス生成装置およびこれを備えた集積回路例文帳に追加

ADDRESS GENERATING DEVICE FOR CIRCULAR ADDRESS BUFFER AND INTEGRATED CIRCUIT WITH THE SAME - 特許庁

制御信号φ２は列アドレスバッファ１８内部で列アドレスが生成される度に有効化される。例文帳に追加

A control signal ϕ2 is validated each time a column address is generated inside the column address buffer 18. - 特許庁

各ＧＯＰの絶対アドレスをＲＡＭ内のアドレスバッファエリアにスタックする。例文帳に追加

An absolute address of each GOP is stacked in an address buffer area in a RAM. - 特許庁

アドレスバッファの活性化を伴って開始されるアクセスの高速化を図る。例文帳に追加

To speed up access operation at the timing of activating an address buffer. - 特許庁

本発明によるＮ個のアディティブレイテンシを有する半導体装置に使われるアドレスバッファは、（Ｎ／２）のステージだけを有してＮステージアドレスバッファと同じ機能となる。例文帳に追加

The address buffer used for the semiconductor device having the N pieces of additive latencies has (N/2) stages and has the same functions as an N stage address buffer. - 特許庁

強誘電体メモリ装置１には、メモリ部２、センスアンプ３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、入出力バッファ回路７、制御回路８ａ、及び評価回路部９が設けられている。例文帳に追加

The ferroelectric memory device 1 is provided with a memory part 2, a sense amplifier 3, a column decoder 4, address buffers 5a and 5b, a row decoder 6, an I/O buffer circuit 7, a control circuit 8a, and an evaluation circuit part 9. - 特許庁

メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。例文帳に追加

A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder. - 特許庁