アドレス・デコーダの英語

アドレス・デコーダ２４は、どの宛先レジスタ・バイトがホスト・データバスのデータを受けるかを決定する。例文帳に追加

The address decoder 24 determines which destination register byte is to receive the data on the host data bus. - 特許庁

アドレス・デコーダは上位レベルのキャッシュで並列に動作して、複数の同時メモリ要求を満たすことができる。例文帳に追加

An address decoder operates at the upper level cache in parallel and can satisfy plural simultaneous memory demands. - 特許庁

この電圧昇圧方法は、アドレス・デコーダのシリコン領域を節減し、デコーダ回路の複雑度を低減し、アドレス・デコード・セットアップ時間を縮小し、アドレス・デコーダのために余分の電圧供給源を設けることを不必要にする。例文帳に追加

The voltage boosting method reduces the silicon region of an address/decoder, the degree of complexity of a decoder circuit is reduced, an address/decode/set-up time is reduced and no need is required to provide an excess voltage supply source for the address/decoder. - 特許庁

後置書込みバッファ１２は、アドレス・バッファ２７，データ・バッファ２９，第１のクロック・タイミング信号，第２のクロック・タイミング信号，アドレス・デコーダ２４，書込みイネーブル回路３１で構成される。例文帳に追加

A post-write buffer 12 is composed of an address buffer 27, a data buffer 29, first and second clock timing signals, an address decoder 24 and a write enable circuit 31. - 特許庁

アレイと通信するアドレス・デコーダは、複数の行アドレス・ビットを受信し、行アドレス・ビットにより識別された要求行について、要求行の中のＮ個のパーティションのどれがアクセスされるべきであるかを判断して、選択された行の中にはあるがアクセスされるべきパーティションの中にはないアクセス・デバイスが起動されないようにする。例文帳に追加

An address decoder communicating with the array receives a plurality of row address bits, and determines which of the N partitions in a requested row must be accessed on the requested row identified by the row address bits, and does not activate the access device within the selected row but not within the partition to be accessed. - 特許庁