ツリー回路の英語

消費電力の少ないクロックツリー回路を提供する。例文帳に追加

To provide a clock-tree circuit having less power consumption. - 特許庁

可変閾値電圧トランジスタを用いた低スキュークロックツリー回路例文帳に追加

LOW SKEW CLOCK TREE CIRCUIT USING VARIABLE THRESHOLD VOLTAGE TRANSISTOR - 特許庁

半導体集積回路のクロックツリー形成方法およびプログラム。例文帳に追加

CLOCK TREE FORMING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND PROGRAM - 特許庁

拡張された削減ツリー回路構成を有するブース乗算器例文帳に追加

BOOTH MULTIPLIER WITH ENHANCED REDUCTION TREE CIRCUITRY - 特許庁

集積回路装置の設計方法、クロックツリー構築ツール及び集積回路装置例文帳に追加

METHOD FOR DESIGNING INTEGRATED CIRCUIT DEVICE, CLOCK TREE CONSTRUCTION TOOL AND INTEGRATED CIRCUIT DEVICE - 特許庁

４入力選択回路は、ツリー状配置された３個の２入力選択回路を備えてもよい。例文帳に追加

Optionally, the 4-input selection circuit may be provided with three 2-input selection circuits that are laid out in a tree form. - 特許庁

クロックツリー回路は、クロック信号導入端の後段に設けられた第一のクロックツリーセルと、クロック同期回路の前段でかつ第1のクロックツリーセルより後段に設けられた第二のクロックツリーセルと、第二のクロックツリーセルの前段に設けられたクロック分岐点とを備える。例文帳に追加

The clock tree circuit is provided with: a first clock tree cell installed in the poststage of a clock signal introducing terminal; a second clock tree cell installed in the poststage of the first clock tree in the prestage of the clock synchronization circuit; and a clock ramification point installed in the prestage of the second clock tree cell. - 特許庁

半導体集積回路６００のホールドエラーが削減されると判定された場合、クロックツリー７００Ａがクロックツリー７００Ｂで置換された半導体集積回路６００を記述する回路データを生成する（Ｓ１０９）。例文帳に追加

If it is determined that hold errors of the semiconductor integrated circuit 600 are reduced by the replacement, circuit data describing the semiconductor integrated circuit 600 resulting from replacing the clock tree 700A with the clock tree 700B are generated (S109). - 特許庁