トグルフリップフロップの英語

トグルフリップフロップ回路例文帳に追加

TOGGLE FLIP FLOP CIRCUIT - 特許庁

トグルフリップフロップ回路、プリスケーラ及びＰＬＬ回路例文帳に追加

TOGGLE FLIP-FLOP CIRCUIT, PRESCALER AND PLL CIRCUIT - 特許庁

エッジトリガ式トグルフリップフロップ回路例文帳に追加

EDGE TRIGGER TYPE TOGGLE FLIP-FLOP CIRCUIT - 特許庁

トグルフリップフロップ２１はイネーブル信号ＥＮが立ち上がり遷移をするごとに記憶値を反転させて出力する。例文帳に追加

The toggle flip-flop 21 inverts and outputs a stored value each time the enable EN rises. - 特許庁

クロックゲート回路ＧＣにおけるセレクタ３１はイネーブル信号ＥＮがハイレベルのときクロック信号を通過させ、イネーブル信号ＥＮがローレベルのときトグルフリップフロップ２１の出力信号を通過させる。例文帳に追加

A selector 31 of a clock gate circuit GC passes a clock signal when an enable signal EN has a high level and passes the output signal of a toggle flip-flop 21 when the enable signal EN has a low level. - 特許庁

トグルフリップフロップ回路（ＴＦＦ）を用いて分周クロック信号を発生させる場合に、初期状態が定まらないというＴＦＦの本質的な問題に起因して、発生する各分周クロック信号間に位相ずれが生じてしまうのを回避しながら、４チャンネルよりも多くのチャンネル数のデータ信号の多重化を実現できるようにする。例文帳に追加

To realize multiplexing of data communication of more than four channels while avoiding that phrase deviation occurs among each of divided clock signals, which is caused by an essential problem of a toggle flip-flop (TFF) circuit that initial states is not fixed when a divided clock signal is generated by using the TFF circuit. - 特許庁

複数段のＤフリップフロップＳＦＴＣＮＴ０〜８のうち最終段のフリップフロップＳＦＴＣＮＴ０からの出力信号がハイレベルのときに、最終段のフリップフロップＳＦＴＣＮＴ０からのＱ出力をトグルフリップフロップ５から分周信号ＤＩＶＯＵＴとして反転出力する。例文帳に追加

When an output signal from the D flip flop SETCNT0 in the last stage out of D flip flops SETCNT0 to 8 in the plurality of stages is in a high level, a Q output from the D flip flop SETCNT0 in the last stage is inverted and output from a toggle flip flop 5 as a frequency division signal DIVOUT. - 特許庁