toggle flip-flopとは 意味・読み方・使い方

A fast toggle circuit 20 consists of a flip-flop circuit 23, an inverter 24 and an AND gate 21 for resetting, and the output of the inverter 24 is supplied to one side of a comparator 30.例文帳に追加

Ｆａｓｔトグル回路２０は、フリップフロップ回路２３、インバータ２４、リセット用のＡＮＤゲート２１から構成され、インバータ２４の出力が極性比較器３０の一方に供給される。 - 特許庁

A toggle type flip-flop circuit receives the output signal of the logic gate, and outputs a signal which is inverted in logical level as a second clock signal each time the pulse signal having the prescribed width is detected.例文帳に追加

トグル型フリップフロップ回路は、論理ゲートの出力信号を受け、所定幅のパルス信号を検出するたびに、論理レベルが反転する信号を、第２クロック信号として出力する。 - 特許庁

In a toggle type flip-flop circuit (TFF), each signal of an output terminal (out) and an inverse output terminal (outb) latched at latch portions 22A, 22B are converted through a clock (ck) and an inverse clock (ckb).例文帳に追加

トグル型フリップフロップ回路（TFF）は、クロックck及び反転クロックckbにより、ラッチ部２２Ａ,２２Ｂにラッチされた出力端子out及び反転出力端子outbの信号が反転する回路である。 - 特許庁

A selector 31 of a clock gate circuit GC passes a clock signal when an enable signal EN has a high level and passes the output signal of a toggle flip-flop 21 when the enable signal EN has a low level.例文帳に追加

クロックゲート回路ＧＣにおけるセレクタ３１はイネーブル信号ＥＮがハイレベルのときクロック信号を通過させ、イネーブル信号ＥＮがローレベルのときトグルフリップフロップ２１の出力信号を通過させる。 - 特許庁

A slow toggle circuit 10 consists of a flip-flop circuit 13, an inverter 24, an AND gate 11 for resetting and a delay element 12, and the output of the inverter 14 is supplied to the other side of the comparator 30.例文帳に追加

Ｓｌｏｗトグル回路１０は、フリップフロップ回路１３、インバータ１４、リセット用のＡＮＤゲート１１、そして遅延素子１２から構成され、インバータ１４の出力が極性比較器３０の他方に供給される。 - 特許庁

The intermediate synthesized logic circuit has partial-circuit pairs each including a first partial circuit to which a control circuit having a clock gating function corresponding to the toggle input of the same flip-flop is added, and a second partial circuit to which the control circuit is not added.例文帳に追加

上記中間合成論理回路は同一のフリップフロップのトグル入力に対応してクロックゲーティング機能を有する制御回路を付加した第１の部分回路と付加しない第２の部分回路とを含む部分回路組合せを有している。 - 特許庁

The controlling flip-flop 3 can be configured so as to beset to perform operation to toggle the data output in synchronization with the clock by an external control signal and a macro mode switching signal supplied to an external control input 51 and a macro test mode switching input 53 provided separately from a data input 52.例文帳に追加

制御用フリップフロップ３は、データ入力５２とは別に設けられた外部制御入力５１及びマクロテストモード切換入力５３に供給される外部制御信号及びマクロモード切換信号により、そのデータ出力を前記クロックに同期してトグルする動作を行うように設定可能であるように構成されている。 - 特許庁

To realize multiplexing of data communication of more than four channels while avoiding that phrase deviation occurs among each of divided clock signals, which is caused by an essential problem of a toggle flip-flop (TFF) circuit that initial states is not fixed when a divided clock signal is generated by using the TFF circuit.例文帳に追加

トグルフリップフロップ回路（ＴＦＦ）を用いて分周クロック信号を発生させる場合に、初期状態が定まらないというＴＦＦの本質的な問題に起因して、発生する各分周クロック信号間に位相ずれが生じてしまうのを回避しながら、４チャンネルよりも多くのチャンネル数のデータ信号の多重化を実現できるようにする。 - 特許庁