バッファ制御語の英語

命令語キャッシュと命令語変換参照バッファの制御器、及びその制御方法例文帳に追加

CONTROLLER OF INSTRUCTION WORD CACHE AND INSTRUCTION WORD CONVERSION REFERENCE BUFFER, AND CONTROL METHOD THEREOF - 特許庁

バッファ４４へのアクセスの制御は、バッファ４４の対応するエントリに対する書込み及び読取り語要求ラインＷＲＷ、ＲＤＷに従い行われる。例文帳に追加

The access to the buffer 44 is controlled according to the write and read word request lines WRW, RDW receiving an entry corresponding to the buffer 44. - 特許庁

一時バッファ制御部５０２はＬＺＷ符号語がクリアコード又は終了コードとなるまで一時バッファ５０３に符号語を格納し一時バッファに記憶された符号語群の中からＬＺＷ符号の文字列テーブル５０６を参照する文字列テーブル参照符号語を特定し、一時バッファ５０３の符号語群の中の文字列テーブル５０６への登録対象の符号語を特定する識別情報を生成する。例文帳に追加

A temporary buffer controller 502 stores a codeword in a temporary buffer 503 until the LZW codeword is a clear code or an end code, specifies a character string reference codeword referring an LZW code character string table 506 among a group of codewords stored in the temporary buffer 503, and then generates identification information to specify a codeword as a subject of registration in the character string table 506 from among the group of codewords in the temporary buffer 503. - 特許庁

制御部２は入力文字を入力部１から受けると、入力された単語の直前の単語およびその前の単語の情報を記憶部３のバッファ８から呼び出す。例文帳に追加

At the time of receiving an input character from an input part 1, a control part 2 calls the information of a word just before an input word and the previous words from a buffer 8 of a storage part 3. - 特許庁

マスタデバイス５０からリード転送要求を受信すると、プリフェッチ制御部１３が、設定されたプリフェッチ語数分のデータをメモリ１５から読み出してデータバッファ１２に書き込む。例文帳に追加

On receiving a read transfer request from the master device 50, a prefetch control part 13 reads data for the preset number of preset words from a memory 15 and writes the data into a data buffer 12. - 特許庁

複数のバスマスタの動作モード、周波数、データ転送語数、データヒット率、負荷率、データ処理量、アクセスするバススレーブに応じてバスアクセス１回当たりのバス占有量および共有バッファの占有量を可変制御する。例文帳に追加

A bus occupancy amount and shared buffer occupancy amount per bus access are controlled variably in accordance with the operation mode, frequency, data transfer word count, data hit rate, load factor, data processing amount and accessed bus slave of the plurality of bus masters. - 特許庁

アドレスコントローラ４１は、制御信号に基づいて、バッファメモリ４２に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。例文帳に追加

An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate. - 特許庁