同相電圧除去比の英語

消費電流と回路規模を削減しつつ、同相信号除去比と最大出力電圧を高めることができる増幅回路を提供する。例文帳に追加

To provide an amplifier circuit capable of raising the common-mode signal rejection ratio and the maximum output voltage while reducing the current consumed and the circuitry scale. - 特許庁

ダイオード検波信号の差動増幅において、同相信号除去比、電源電圧変動除去比の低下を回避し、高利得設定時に安定動作を実現する。例文帳に追加

To avoid deterioration of in-phase signal removal ratio, supply voltage variation removal ratio and to attain a stable operation when a high gain is set in differential amplification of a diode detection signal. - 特許庁

入力電圧が電源電圧範囲と同じ電圧まで動作可能にし、伝送時間の差をなくし、同相信号除去比の低下を防ぎ、小型・低価格化が容易な差動増幅回路を提供する。例文帳に追加

To provide a differential amplifier circuit which is operable for an input voltage up to voltages in a power voltage range, reduces the transmission time difference, avoids the reduction of in-phase signal elimination ratio, and facilitates miniaturizing and reducing the cost. - 特許庁

２組のプシュプル型CMOS反転増幅器を有する差動増幅回路において、同相入力電圧変動に対する出力動作点の変動を抑制するとともに、電源電圧除去比も高くする。例文帳に追加

To suppress the fluctuation of an output operation point to a common mode input voltage fluctuation and to increase a power supply voltage rejection ratio as well, in a differential amplifying circuit having two sets of push-pull type CMOS inverting amplifiers. - 特許庁

フォトダイオードＤ１に隣接してダミーフォトダイオードＤ２を設け、それらの電流−電圧変換アンプＡ１，Ａ２からの出力をヒステリシスコンパレータ３３で比較してパルスを波形整形することで同相雑音信号除去比を向上するようにした光結合装置の受光回路３１において、前記アンプＡ１，Ａ２の負帰還回路に、入力光電流Ｉｐｄのレベルが大きくなる程、インピーダンスが減少するインピーダンス可変回路Ｚ１，Ｚ２を備える。例文帳に追加

In the optical coupler where a dummy photodiode D2 is provided adjacent to a photodiode D1, and in-phase noise signal elimination ratio is improved, by comparing output from current-voltage conversion amplifiers A1 and A2 using a hysteresis comparator 33 for waveform-shaping a pulse, impedance variable circuits Z1 and Z2 are provided in negative feedback circuits of the amplifiers A1 and A2. - 特許庁