プログラマブルデコーダー１０７がリセットを発行するごとに、ＯＳＣ０の周期の１／ｐ倍の期間だけＳＲＡＣＴをＨレベルに制御してＲＡＳＢ信号を活性化させる。例文帳に追加

Each time the programmable decoder 107 outputs a reset signal, this memory controls the SRACT at an H level for the period 1/p times the OSC0 cycle to activate the RASB signal. - 特許庁

行デコーダーとメモリセルアレイとの間に切り替え回路を設け、行デコーダで選択されたワード線の切り替えを行うことにより、テストにおいて検出された行選択線不良の故障箇所の範囲が行デコーダなのか、又はメモリセルアレイの内部であるのかを特定することができる。例文帳に追加

A switching circuit 7 is provided between a row decoder 6 and a memory cell array 1 and a decision can be made whether a fault detected through test is present in a row decoder or a memory cell array by switching a word line 3 selected by the row decoder 6. - 特許庁

プログラマブルデコーダー１０７は、ｎビットカウンター１０６のカウント値と、ＲＯＭ回路１０４が出力するＣＯＤＥｊとに基づいて、オシュレーター周期のｑ倍の周期で、ｎビットカウンターに対してリセットを発行する。例文帳に追加

The programmable decoder 107 issues a reset signal to the n bit counter at a cycle q times the oscillator cycle based on the count of the n bit counter 106 and the CODEj the ROM circuit 104 outputs. - 特許庁

本発明の録画装置は、放送波を選局するチューナー１０１と、選局されたデータをデコードするデコーダー１０２と、デコードされたデータを記録する記録部１０３と、記録されたデータを出力する出力部１０４と、再放送を検出するためのデータを生成するＣＰＵ１０５と、前記再放送検出を行うためのデータを記憶するメモリー１０６と、を有する。例文帳に追加

The video recorder includes: a tuner 101 for selecting broadcast wave; a decoder 102 for decoding the selected data; a recording part 103 for recording the decoded data; an output part 104 for outputting the recorded data; a CPU 105 for generating data for detecting rebroadcast; and a memory 106 for storing data for detecting the rebroadcast. - 特許庁