DUMMY DETECTION MEMORYとは 意味・読み方・使い方

The semiconductor device is provided with word lines, bit line pairs, memory cells 1, bit line pre-charge circuits 2, and write amplifiers 3, and further dummy word lines, dummy bit line pairs, dummy memory cells 1a to 1c, and a memory sell storage node detection circuit 6.例文帳に追加

半導体記憶装置は、ワード線、ビット線対、メモリセル１、ビット線プリチャージ回路２、およびライトアンプ３に加えて、ダミーワード線、ダミービット線対、ダミーメモリセル１ａ〜ｃ、およびメモリセル記憶ノード検知回路６を備える。 - 特許庁

The memory cell storage node detection circuit 6 generates a write completion signal WRST on the basis of the state changes of storage nodes S1, S2 included in the dummy memory cell 1a.例文帳に追加

メモリセル記憶ノード検知回路６は、ダミーメモリセル１ａに含まれる記憶ノードＳ１、Ｓ２の状態変化に基づき、書き込み完了信号ＷＲＳＴを生成する。 - 特許庁

Read-out of data is performed accurately by generating reference voltage based on detection voltage from a dummy memory cell in which data '1' is recorded by which output voltage is not changed when read-out operation of data is performed, in a ferroelectric memory.例文帳に追加

強誘電体メモリにおいて、データの読み出し動作を行ったときに出力電圧に変化が起こらないデータ“１”の記録されたダミーメモリセルからの検知電圧を基に基準電圧を発生させることにより、データの読み出しを正確に行う。 - 特許庁

After the detection of all dummy packets in a plurality of the streams, the transport streams stored in the memory 13 from the head of the first data packet are read, according to the address instruction of the counter 16, on the basis of TS transmission mode information and multiplexed with the data packets read precedingly.例文帳に追加

次いで、複数列の全てのダミーパケットが検出されたときからＴＳ伝送モード情報に基づいて、メモリ１３に格納されているＴＳが前記最初のデータパケットの先頭から読み出しカウンタ１６のアドレス指示に基づいて読み出されて、多重化される。 - 特許庁