FF12とは 意味・読み方・使い方

The output waveform of the FF12 is retiming-processed again by the next stage FF13.例文帳に追加

ＦＦ１２の出力波形は、さらに次段ＦＦ１３にて再度リタイミングされる。 - 特許庁

The synchronous circuitry 1 comprises: a flip-flop FF11; a flip-flop FF12; and a combinational circuitry 11.例文帳に追加

同期回路部１には、フリップフロップＦＦ１１、フリップフロップＦＦ１２、及び組み合わせ回路部１１が設けられる。 - 特許庁

The logical sum 14 of the output signal of the FF12 and that of the FF13 are calculated, and a pulse signal having one clock width is outputted from the differentiation circuit 4.例文帳に追加

ＦＦ１２の出力信号とＦＦ１３の出力信号との論理和１４がとられ、微分回路４から１クロック幅のパルス信号が出力される。 - 特許庁

Assuming that a hold time error does not occurs between flipflops FF11 and FF13 but occurs between flipflops FF12 and FF13, the flipflops FF11 and FF13 reconnect scan paths P41-P44 in the order for shortening the wiring, and the flipflops FF12 and FF13 reconnect the scan paths P41-P44 in the order of late arriving time of clock.例文帳に追加

フリップフロップＦＦ１１とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生しないが、フリップフロップＦＦ１２とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生するものとすると、フリップフロップＦＦ１１、ＦＦ１３は配線が短くなるような順序で、フリップフロップＦＦ１２、ＦＦ１３はクロック到達時間の遅い順にスキャンパスＰ４１〜Ｐ４４を繋ぎ直す。 - 特許庁

In a buffer group, lane data is temporarily stored in buffers FF0 to FF12 whose number is made by multiplying a value one smaller than the number of lanes (M) by the number of buffer stages (N) per lane, and adding one to a multiplication result.例文帳に追加

バッファ群はレーン数Ｍから１減じた値にレーン当りのバッファ段数Ｎを乗じ、その値に１を加えた個数だけのバッファＦＦ0〜ＦＦ12は、レーンデータを一時的に格納する。 - 特許庁

When a control request signal (a) is inputted from a package to be controlled, the control request (a) is transmitted through an OR circuit 3 constituted of a logical sum circuit 11 to an initial stage FF12 of a differentiation circuit 4 where the control request (a) is retiming-processed.例文帳に追加

被制御パッケージから制御要求信号ａが入力されると、この制御要求ａは論理和回路１１にて構成されるｏｒ回路３を経た後に、微分回路４の初段ＦＦ１２にてリタイミングされる。 - 特許庁