bus logicとは 意味・読み方・使い方

Then a single output data bus signal existing on a data output bus is generated together with a data effective signal serving as the control output and an orthogonal check signal which controls the data bus selection logic, connects a data flow and attains the reconnection without changing the control logic.例文帳に追加

セレクタはまた、既存の外部制御論理に影響することなく、タイミングおよび機能の共用のためのデータ・ポートの切り換えを可能にする。 - 特許庁

METHOD FOR EXPANDING LOGIC CARD AND COMMON BUS SYSTEM USING THE METHOD例文帳に追加

論理カードの増設方法ならびに同方法を用いた共通バスシステム - 特許庁

A CPU 10 accesses an internal ROM 50 via the fixed bus control part 34, and reads variable bus control logic information, to be mapped in a programmable variable bus control logic part 35.例文帳に追加

ＣＰＵ１０は、固定バス制御部３４を介して内部ＲＯＭ５０にアクセスし、可変バス制御論理情報を読み出して、プログラム可能な可変バス制御論理部３５にマッピングする。 - 特許庁

The I2C router further comprises a control logic connected to the first I2C bus port and/or a control logic dispersed in the first I2C bus port.例文帳に追加

Ｉ２Ｃルータは、第１のＩ２Ｃバスポートに接続された制御ロジック、および／または、第１のＩ２Ｃバスポート内に分散された制御ロジックをさらに備える。 - 特許庁

Priority for utilizing the bus is determined at a priority logic section 116.例文帳に追加

その際、バスを利用する優先度は、優先ロジック部１１６により決定される。 - 特許庁

The router between integrated circuits comprises an internal bus having a plurality of debug lines, a plurality of bus ports wherein at least one bus port has a bus port analysis line, and a control logic having a control logic analysis line.例文帳に追加

本発明にかかる集積回路間ルータは、複数のデバッグラインを備える内部バスと、少なくとも１つのバスポートがバスポート分析ラインを備える複数のバスポートと、制御ロジック分析ラインを備える制御ロジックとを備える。 - 特許庁

The CPU 10 accesses an external memory connected to an external bus 62 via the variable bus control logic part 35.例文帳に追加

そして、ＣＰＵ１０は、可変バス制御論理部３５を介して外部バス６２と接続された外部メモリに対してアクセスする。 - 特許庁

The logic device is connected with the upper layer via a MDIO bus, and is connected with the microcomputer via a communication bus.例文帳に追加

ロジックデバイスは、上位レイヤとＭＤＩＯバスを介して接続され、マイクロコンピュータと通信バスを介して接続される。 - 特許庁