dead time comparatorとは 意味・読み方・使い方

As a result, an input signal of th phase comparator 1 has a phase difference exceeding the dead zone width at all the time and a phase can be locked while avoiding the dead zone of the phase comparator.例文帳に追加

その結果、位相比較器１の入力信号は常に不感帯幅を超える位相差を持つようになり、位相比較器の不感帯を避けてロックさせることが可能になる。 - 特許庁

A predetermined current I2 is generated in accordance with an external resistor R1, and based on a dead time control signal S3 and a predetermined comparator signal S2, only a predetermined delay time t3 is delayed from the rising and falling of the dead time control signal S3 to form a dead time generation signal S4.例文帳に追加

外付け抵抗Ｒ１に応じて所定の電流Ｉ２を発生させ、デッドタイム制御信号Ｓ３及び所定のコンパレータ信号Ｓ２に基づいて、デッドタイム制御信号Ｓ３の立ち上がり及び立ち下がりから所定の遅延時間ｔ３だけ遅延させてデッドタイム生成信号Ｓ４を発生する。 - 特許庁

To provide a comparator-type DC-DC converter using a synchronous rectification method wherein it is possible to enhance the accuracy of on-time, minimum off-time, and dead time without hampering size or price reduction.例文帳に追加

小型化及び低価格化を妨げることなく、オンタイム、ミニマムオフタイム及びデッドタイムの精度を向上することが可能な同期整流方式を用いたコンパレータ方式ＤＣ−ＤＣコンバータを提供する。 - 特許庁

When a voltage Vc of the capacitor C1 is compared with a predetermined threshold voltage Vth, and the voltage Vc exceeds the threshold voltage Vth, the dead time is generated by generating the comparator signal S2 and stopping the dead time generation signal S4.例文帳に追加

コンデンサＣ１の電圧Ｖｃを所定のしきい値電圧Ｖｔｈと比較して、電圧Ｖｃがしきい値電圧Ｖｔｈを超えたときにコンパレータ信号Ｓ２を発生させてデッドタイム生成信号Ｓ４を停止してデッドタイムを生成する。 - 特許庁

To equalize the on/off duty of a transistor MP0 and the duty of an output modulation signal of a comparator which conducts pulse width modulation to provide a constant dead time.例文帳に追加

トランジスタＭＰ０のオン／オフデューティをパルス幅変調を行う比較器の出力変調信号のデューティと同じにし、一定のデッドタイムを設ける。 - 特許庁

A brushless motor drive circuit 100 includes an H-bridge circuit 10, a pre-driver 20, a dead-time generating section 18, a drive signal generating section 16, a control signal processing section 14, a comparator 12, and a control terminal P5.例文帳に追加

ブラシレスモータ駆動回路１００は、Ｈブリッジ回路１０と、プリドライバ２０と、デッドタイム生成部１８と、駆動信号生成部１６と、制御信号処理部１４と、コンパレータ１２と、制御端子Ｐ５と、を備える。 - 特許庁