frequency phase lockとは 意味・読み方・使い方

To provide a phase lock discrimination circuit capable of discriminating whether or not a phase lock state is established in various frequency regions independently of a converging phase difference between a reference signal and a comparison signal in a PLL circuit.例文帳に追加

ＰＬＬ回路の基準信号と比較信号との収束位相差に拘わらず、さまざまな周波数領域において位相ロック状態であるか否かを判定することが可能な位相ロック判定回路を提供する。 - 特許庁

PHASE-LOCK LOOP OF WIDE TRACKING-RANGE, AUTO TRACKING, AND LOW-JITTER FOR SWEEP FREQUENCY SYSTEM AND FIXED FREQUENCY SYSTEM例文帳に追加

掃引周波数システム及び固定周波数システムのための、広トラッキングレンジ、自動トラッキング、低ジッタを有する位相ロックループ - 特許庁

In some embodiments, a phase lock loop is used to create multiple signals of a higher frequency than the frequency of the input signal.例文帳に追加

また、幾つかの実施形態において、位相ロックループを用いて、入力信号の周波数より高い周波数の複数の信号を生成する。 - 特許庁

As the comparator 5 performs both phase comparison and frequency comparison at a time, the lock-up time of a frequency synthesizer device can be shortened.例文帳に追加

位相比較器で位相比較と周波数比較を同時に行うので、ロックアップタイムを短縮ことができる。 - 特許庁

To output a frequency signal which reduces spurious waves even if the phase error accompanying the fraction or dividing of frequency occurs in lock condition.例文帳に追加

ロック状態において分数分周に伴う位相誤差が発生してもスプリアスを低減する周波数信号を出力する。 - 特許庁

To provide a phase locked loop oscillator capable of immediately and accurately detecting a state of convergence at a point of time of convergence to a target frequency deviation even when a lock detection means used for the phase locked loop oscillator has a small lock detection sensitivity or a time up to the frequency convergence of the lock detection means has great variations.例文帳に追加

フェーズロックループ発振器のロック検出手段において、そのロック検出感度が小さいものであっても、あるいは周波数収束までの時間が大きくばらつくものにおいても、目的とする周波数偏差に収束した時点で、直ちにその状態を正確に検出することを可能とする。 - 特許庁

The setting frequency of the variable frequency filter 20 is set in response to the frequency of the reference signal Fr (that is, the noise of a phase locking detection signal LD in a phase lock state).例文帳に追加

可変周波数フィルタ２０の設定周波数は、基準信号Ｆｒの周波数（したがって、位相が同期した状態での位相同期検出信号ＬＤのノイズ）に応じて設定される。 - 特許庁

Thus if the input frequency gets near the mean frequency of the digital phase synchronized circuit or self-running frequency, it decreases the control frequency or control volume, and if the input frequency leaves the mean frequency or the self-running frequency and gets close to the lock-range, it increase the control frequency or control volume.例文帳に追加

これによって、入力周波数がデジタル位相同期回路の中心周波数又は自走周波数に近づくと、制御頻度を下げるか又は制御量を減らし、入力周波数が中心周波数又は自走周波数から離れロックレンジに近づくと、制御頻度を上げるか又は制御量を増やす。 - 特許庁