input resistancesとは 意味・読み方・使い方

To automate switching of two kinds of terminating resistances for synchronizing signal input.例文帳に追加

同期信号入力用の２種の終端抵抗の切替を自動化する。 - 特許庁

Also, a combined resistances k.R21 constituted by serially connecting resistances k.R1 and k.R2 having the same resistance ratio as the ratio of the resistances R1 and R2 is connected between the inversion input terminal and a Vo output terminal.例文帳に追加

また、反転入力端とＶｏ出力端子との間に、抵抗Ｒ１，Ｒ２の比と同じ抵抗比を有する抵抗ｋ・Ｒ１，ｋ・Ｒ２を直列に接続してなる合成抵抗ｋ・Ｒ２１を接続する。 - 特許庁

The first comparison circuit 1 has one input connected to a node N12 of the plurality of resistances of the first resistance group R1-R3, and the other input connected to a node N22 of the plurality of resistances of the second resistance group R1-R3.例文帳に追加

第１の比較回路１は、第１の抵抗群Ｒ１〜Ｒ３の複数の抵抗の途中Ｎ１２に一方の入力を接続され、第２の抵抗群Ｒ１〜Ｒ３の複数の抵抗の途中Ｎ２２に他方の入力を接続されている。 - 特許庁

To obtain a flexibility in layout, without impairing circuit characteristics, and sufficiently increase resistances of all the input/output terminals to CDM, with the resistances of the input/output terminals to CDM being the same.例文帳に追加

回路特性を損なうことなくレイアウト自由度が得られ、ＣＤＭ耐量が異ならないで全ての入出力端子で充分なＣＤＭ耐量を高める。 - 特許庁

N higher resistances RH and N lower resistances RL are associated with respective bits of a digital input code D_IN, and respective resistance values are substantially binary-weighted in accordance with the corresponding bits.例文帳に追加

Ｎ個の上側抵抗ＲＨおよびＮ個の下側抵抗ＲＬはそれぞれ、デジタル入力コードＤ_ＩＮの各ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされている。 - 特許庁

Bottom-up of a potential for two input lines in the amplifier OP is conducted between the internal power source and the earth potential using partial potential voltages of resistances R5, R6 and partial potential voltages of resistances R7, R8.例文帳に追加

また、オペアンプの２本の入力ラインの電位を、＋内部電源及びアース電位間において、抵抗Ｒ５，Ｒ６の分圧電圧及び抵抗７，８の分圧電圧を用いて底上げする。 - 特許庁

The first resistance group R1-R3 includes a plurality of resistances connected between a power supply and a ground, and is supplied with an input signal DQS at a node N11 of the plurality of resistances.例文帳に追加

第１の抵抗群Ｒ１〜Ｒ３は、電源と接地との間に接続された複数の抵抗を備え、当該複数の抵抗の途中Ｎ１１に入力信号ＤＱＳを供給される。 - 特許庁