invertorsとは 意味・読み方・使い方

To provide a semiconductor integrated circuit for element evaluation which has a large scale gate chain composed of logic gates of invertors and the like, and easily identifies a logic gate causing failure in the gate chain.例文帳に追加

インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。 - 特許庁

Invertors 2, 3, 4, and 5 connected like a tree and having an even number of stages are designed so that the delay time α at the time of buildup can be made equal and that a delay time β at the time of decay can also be made equal.例文帳に追加

樹枝状に接続された偶数段のインバータ２，３，４，５は、立上がり時の遅延時間αが等しく、かつ立下がり時の遅延時間βが等しくなるように設計されている。 - 特許庁

In order to give a duty ratio adjustment function to a delay generating circuit DGD composed of multiple stage invertors within the variable delay circuit 2, (two) input NAND gates 20 and 30 of which input is an input signal S and delay outputs G1 and G2 of previous stage, are provided.例文帳に追加

可変遅延回路内の多段のインバータで構成される遅延発生回路ＤＧＤに、デューティ比調整機能を持たせるために、入力信号Ｓと前段の遅延出力Ｇ１，Ｇ２とを入力とする２入力ＮＡＮＤゲート２０，３０を設ける。 - 特許庁

Load resistances of invertors 58 and 60 are formed with polycrystal polysilicon, and composed of P-channel thin film transistor 582 and 602 which can be formed on upper layers of N-channel MOS transistor 584 and 604 that are bulk transistors, respectively.例文帳に追加

インバータ５８，６０の各々の負荷抵抗は、多結晶ポリシリコンで形成され、バルクのトランジスタであるＮチャネルＭＯＳトランジスタ５８４，６０４の上層に形成可能なＰチャネル薄膜トランジスタ５８２，６０２によってそれぞれ構成される。 - 特許庁

The collector terminals of two emitter/follower transistors Q21a and Q22a of an emitter/follower circuit EF1a of a master circuit MASa are respectively connected to the collector terminals of two transistors Q31a and Q32a of the differential pair of a clocked invertors circuit CS2a of a slave circuit SLAa and the common connection of load resistances R31a and R32a.例文帳に追加

マスター回路ＭＡＳａのエミッタフォロア回路ＥＦ１ａの２個のエミッタフォロアトランジスタＱ２１ａ，Ｑ２２ａのそれぞれのコレクタ端子を、スレーブ回路ＳＬＡａのクロックトインバータ回路ＣＳ２ａの差動対の２個のトランジスタＱ３１ａ，Ｑ３２ａのコレクタ端子と負荷抵抗Ｒ３１ａ，Ｒ３２ａの共通接続点にそれぞれ接続した。 - 特許庁