multi-clockとは 意味・読み方・使い方

A PLL circuit 3 generates a multi-phase clock from an input clock.例文帳に追加

ＰＬＬ回路３は入力クロックからマルチフェイズクロックを生成する。 - 特許庁

To correct timing deviation in memory-side multi-phase clock signals.例文帳に追加

メモリ側の多相クロックのずれを補正する。 - 特許庁

To attain clock distribution in multi-cell computing systems.例文帳に追加

マルチセルコンピューティングシステムにおけるクロック分配を実現する。 - 特許庁

MULTI-PHASE CLOCK TRANSMISSION CIRCUIT AND METHOD例文帳に追加

多相クロック伝送回路及び多相クロック伝送方法 - 特許庁

SEMICONDUCTOR DEVICE, SYSTEM BOARD AND MULTI-PHASE CLOCK GENERATING CIRCUIT例文帳に追加

半導体装置、システムボードおよび多相クロック発生回路 - 特許庁

CLOCK ASSURING SYSTEM OF SHARED DEVICE FOR MULTI-CORE DSP EQUIPMENT例文帳に追加

マルチコアＤＳＰ機器用の共有装置のクロック確保システム - 特許庁

MODULAR INTERCONNECT CIRCUIT NETWORK FOR MULTI-CHANNEL TRANSCEIVER CLOCK SIGNALS例文帳に追加

マルチチャネルトランシーバクロック信号用のモジュラ相互接続回路網 - 特許庁

A multi-phase delay clock generating part 1 generates a multi- phase delay clock, constituted of n pieces of phase delay clocks by successively delaying a basic clock.例文帳に追加

多相遅延クロック発生部１は、基本クロックを順次遅延させることによって、ｎ個の位相遅延クロックからなる多相遅延クロックを発生する。 - 特許庁