post-normalizationとは 意味・読み方・使い方

A mantissa part adder 12 and a post-rounding normalization judgment circuit 16 input the high-order m+1 [bits] of A and the high-order m [bits] of B and respectively output mantissa part added results C0 and C1 (=C0+1), carry X and a post- rounding normalization signal G.例文帳に追加

仮数部加算器１２、丸め後正規化判定回路１６は、Ａの上位ｍ＋１［ビット］、Ｂの上位ｍ［ビット］を入力し、それぞれ、仮数部加算結果Ｃ０，Ｃ１（＝Ｃ０＋１），桁上がりＸ、丸め後正規化信号Ｇを出力する。 - 特許庁

This means that post-normalization will involve a massive left shift, and the low order bits of the result will be inaccurate.発音を聞く 例文帳に追加

このことは事後正規化が大量の左シフトを伴い、結果の下位ビットが不正確になるだろうことを意味している。 - コンピューター用語辞典

To attain miniaturization of a device and also increase processing speed in the path metric normalization device which prevents as overflow of a path metric of a Viterbi decoder, the MAP(maximum post-provability) decoder or the like.例文帳に追加

ビタビ復号器又はＭＡＰ復号器等において、パスメトリックのオーバーフローを防止するパスメトリック正規化装置に関し、装置の小型化及び処理の高速化を図る。 - 特許庁

A state variable calculation part outputs in usage available manner, the determined selection signal by post-stage processings, without having to wait the operations of the context variable calculation part and the normalization part.例文帳に追加

そして、状態変数算出部は、決定された選択信号を、コンテキスト変数算出部及び前記正規化部の動作を待たずに、後段の処理によって利用可能に出力する。 - 特許庁

A rounding digit matching circuit 17 outputs the multiplied result H of this floating point multiplier from the output D0 and D1 of an exponent part adder 13 and the output C0 and C1 of the mantissa part adder 12 with the sticky bit S, the post- rounding normalization signal G and the carry X as control signals.例文帳に追加

丸め桁合わせ回路１７は、スティッキービットＳ、および、丸め後正規化信号Ｇ、桁上がりＸを制御信号として指数部加算器１３の出力Ｄ０、および、Ｄ１と、仮数部加算器１２の出力Ｃ０、および、Ｃ１とから浮動小数点乗算器の乗算結果Ｈを出力する。 - 特許庁