serial-parallel multiplicationとは 意味・読み方・使い方

MULTIPLEXER CIRCUIT AND LATCH CLOCK GENERATING CIRCUIT FOR PARALLEL-SERIAL CONVERSION FOR MULTIPLICATION例文帳に追加

多重化回路及びその多重化のための並直列変換用ラッチクロック生成回路 - 特許庁

The serial-parallel multiplication described in this paper is carried out by summing the partial products in a decreasing order.発音を聞く 例文帳に追加

本論文で記述する直並列乗算は、部分積を減少する順に合計することによってなされる。 - コンピューター用語辞典

In this transmission device, a first parallel data signal of N bits (N is a natural number) is subjected to parallel/serial conversion with a first conversion clock obtained by subjecting a reference clock to N multiplication, and a second parallel data signal of N×K (K is a natural number) bits is subjected to parallel/serial conversion with a second conversion clock obtained by subjecting the reference clock to N×K multiplication.例文帳に追加

Ｎ（Ｎは自然数）ビットの第１のパラレルデータ信号を、基準クロックをＮ逓倍した第１変換クロックでパラレル／シリアル変換を行い、Ｎ×Ｋ（Ｋは自然数）ビットの第２のパラレルデータ信号を、基準クロックをＮ×Ｋ逓倍した第２変換クロックでパラレル／シリアル変換を行う。 - 特許庁