serial-parallel registerとは 意味・読み方・使い方

The occurrence signals of m events, which occur in parallel, are inputted into the parallel input of a parallel-serial conversion register, and the parallel signals are converted into serial signals having clock signals of proper frequency.例文帳に追加

パラレル−シリアル変換レジスタのパラレル入力にパラレルに発生するｍ個の事象発生信号を入力し、このパラレル信号を適宜の周波数のクロック信号でシリアル信号に変換する。 - 特許庁

That is, a shift register 105 of the serial bus interface sections converts the serial data SDA into parallel data PDA synchronously with the serial clock SCL and a 2nd buffer 107 latches the parallel data PDA converted from the serial data SDA by the shift register 105 synchronously with the vertical synchronizing signal VS.例文帳に追加

即ち、シリアルバスインタフェース部のシフトレジスタ１０５により、シリアルクロックＳＣＬに同期してシリアルデータＳＤＡをパラレルデータＰＤＡに変換し、シフトレジスタ１０５によって変換されたパラレルデータＰＤＡを、垂直同期信号ＶＳに同期して第２バッファ１０７にラッチする。 - 特許庁

The physical random number generator 1 is provided with a shift register 4 for converting a serial random number into a parallel random number, and two or more registers 5 capable of holding the parallel random number.例文帳に追加

シリアル乱数をパラレル乱数に変換するシフトレジスター４を備え、パラレル乱数を保持しうる複数個のレジスター５を備える。 - 特許庁

The frame synchronizing detecting circuit 10 consists of a serial parallel conversion section 1 that converts serial data into parallel data, a register 2, a pattern detection section 3, a frame detecting processing section 4 and an information storage section 5.例文帳に追加

シリアルデータをパラレル変換する直並列変換部１、レジスタ２、パターン検出部３、フレーム検出処理部４及び情報記憶部５によりフレーム同期検出回路１０を構成する。 - 特許庁

Upon receiving a register instruction for confirming the state of a memory card 2 through an S/P(serial/parallel) & P/S(parallel/serial) sequencer 31, a command generator 35 sets the state of an erroneous deletion preventing switch 23 in a register, and transmits this register content through the S/P & P/S sequencer 31 to a host computer.例文帳に追加

コマンド・ジェネレータ３５は、Ｓ／Ｐ＆Ｐ／Ｓシーケンサ３１を介して、メモリカード２の状態を確認するためのレジスタ命令を受信すると、誤消去防止スイッチ２３の状態をレジスタにセットして、このレジスタ内容をＳ／Ｐ＆Ｐ／Ｓシーケンサ３１を介してホストコンピュータ１に送信する。 - 特許庁

An original point data 23 out of the data held in the serial/parallel conversion part 5 is held in a register 21 with an original point passing bit 24 indicating the original point passing of a serial encoder.例文帳に追加

シリアル／パラレル変換部５に保持されたデータのうちの原点位置データ２３はシリアルエンコーダの原点通過を示す原点通過ビット２４でレジスタ２１に保持される。 - 特許庁

A shift register 1 inputs a serial signal DT in order according to a clock signal CLK and converts the inputted serial signal DT to a parallel signal Data.例文帳に追加

シフトレジスタ１は、クロック信号ＣＬＫに基づいてシリアル信号ＤＴを順次取り込み、取り込んだシリアル信号ＤＴをパラレル信号Ｄａｔａに変換する。 - 特許庁

The protocol converter has register buffers (RBUFc0-RBUFc15) each having a parallel-serial conversion function, converts serial data fed from the input/output terminals to the SDRAM devices into parallel data, and converts parallel data fed from the SDRAM devices to the input/output terminals into serial data.例文帳に追加

プロトコルコンバータは、並直変換機能を有するレジスタバッファ（ＲＢＵＦｃ０〜ＲＢＵＦｃ１５）を有し、入出力端子からＳＤＲＡＭデバイスへ供給される直列データを並列データに変換し、ＳＤＲＡＭデバイスから入出力端子へ供給される並列データを直列データに変換する。 - 特許庁