wlmとは 意味・読み方・使い方

A semiconductor memory device (31) includes a static type memory cell (MC), word lines (WL1 to WLm), and bit lines (BL1,/BL1 to BLn,/BLn).例文帳に追加

半導体記憶装置（３１）は、スタティック型のメモリセル（ＭＣ）と、ワード線（ＷＬ１〜ＷＬｍ）と、ビット線（ＢＬ１，／ＢＬ１〜ＢＬｎ，／ＢＬｎ）とを含む。 - 特許庁

This storage device is provided with word lines WL1-WLm, plate lines PL1-PLm/2, bit lines BL1-BLn, memory cells M11-Mmn, a sense amplifier 11, and bit line capacity variable sections 120-1 to 120-n.例文帳に追加

この発明は、ワード線ＷＬ_1 〜ＷＬ_m 、プレート線ＰＬ_1 〜ＰＬ__m/2 、ビット線ＢＬ_1 〜ＢＬ_n 、メモリセルＭ_11〜Ｍ_mn、センスアンプ１１１およびビット線容量可変部１２０−１〜１２０−ｎとを備える。 - 特許庁

To make it more reliable to read from a memory cell of an integrated memory provided with a memory cell MC having a magneto resistance memory effect inserted between column lines BL0-BLn and row lines WL0-WLm.例文帳に追加

列線路ＢＬ０〜ＢＬｎと行線路ＷＬ０〜ＷＬｍとの間に介挿されている、磁気抵抗メモリ効果を有するメモリセルＭＣを備えた集積メモリを、メモリセルから一層確実な読み出しが行われるようにする。 - 特許庁

This random access memory device is provided with NMOS transistors 14 connecting one end of plate lines PLS0-PLSm to word lines WL 0-WLm in accordance with switch control signals SELa, SELb, and NMOS transistors 16 connecting the other end of plate lines PLS0-PLSm to reference voltage (ground voltage) in accordance with switch control signals PRCHGa, PRCHGb.例文帳に追加

スイッチ制御信号ＳＥＬａ，ＳＥＬｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの一端をワードラインＷＬ０〜ＷＬｍに接続するＮＭＯＳトランジスタ１４と、スイッチ制御信号ＰＲＣＨＧａ，ＰＲＣＨＧｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの他端を基準電圧（接地電圧）に接続するＮＭＯＳトランジスタ１６とを設ける。 - 特許庁

Column lines BL0-BLn are connected with a read amplifier 3, and to read a data signal DA from a selected memory cell MC3 via the column line BL2 connected with the selected memory cell MC3, or to write the data signal DA in the sel.ected memory cell MC3, row lines WL0-WLm can be connected to a selection signal terminal GND.例文帳に追加

列ラインＢＬ０〜ＢＬｎは読み出し増幅器３と接続されており、選択されたメモリセルＭＣ３と接続された列ラインＢＬ２を介して、その選択されたメモリセルＭＣ３からデータ信号ＤＡを読み出すために、またはその選択されたメモリセルＭＣ３へデータ信号ＤＡを書き込むため、行ラインＷＬ０〜ＷＬｍはそれぞれ選択信号用端子ＧＮＤと接続可能である。 - 特許庁