| 例文 |
"byte processing"を含む例文一覧と使い方
該当件数 : 3件
A unit byte processing circuit 1 (2, 3) is provided with unit descramble circuits 11 (12, 13) having a data input terminal A and a feedback input terminal B, and a unit byte processing circuit 4 is provided with a unit descramble circuit 14 and an F/F 34 that delays an output of the circuit 14 by one clock and outputs a feedback signal fb.例文帳に追加
単位バイト処理回路1〜3の各々が、データ入力端A、フィードバック入力端Bを有する単位デスクランブル回路11〜13の各々を備え、単位バイト処理回路4が、単位デスクランブル回路14とその出力を1クロック分遅延させフィードバック信号fbを出力するF/F34とを備える。 - 特許庁
To provide a parallel processing circuit and its configuration method that can utilize the design resource of a processing circuit for a conventional communication LSI for 1 byte processing, suppress increase in the circuit scale and provide versatility to other processes than the arithmetic processing.例文帳に追加
従来の1バイト処理の通信用LSIの処理回路の設計資産を活用し、回路規模の増大を抑制するとともに、演算処理以外にも汎用性を持たせる。 - 特許庁
When any of a registered data sequence recorded in the N byte processing CAM cell array 11 is coincident with a data sequence of data to be compressed, a code generating circuit 15 generates an address of a CAM cell for recording data at the head of the data sequence and a compression code using a count of a coincidence length counter 13 for its component.例文帳に追加
そして、Nバイト処理用CAMセル列11に履歴されている登録データ列の何れかと被圧縮データのデータ列が一致すると、コード生成回路15はそのデータ列の先頭のデータを履歴するCAMセルのアドレスと一致長カウンタ13のカウンタ値を成分とする圧縮コードを生成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|