「フリップ－フロップ回路」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

フリップフロップ回路および放電灯点灯装置例文帳に追加

FLIP-FLOP CIRCUIT AND DISCHARGE LAMP LIGHTING DEVICE - 特許庁

マスタ・スレーブ型フリップフロップ回路例文帳に追加

MASTER/SLAVE TYPE FLIP-FLOP CIRCUIT - 特許庁

ダイナミック型フリップフロップ回路例文帳に追加

DYNAMIC TYPE FLIP-FLOP CIRCUIT - 特許庁

フリップフロップ回路、シフトレジスタ及び電子機器例文帳に追加

FLIP-FLOP CIRCUIT, SHIFT REGISTER, AND ELECTRONIC EQUIPMENT - 特許庁

ダイナミック型遅延フリップフロップ回路例文帳に追加

DYNAMIC DELAY FLIP-FLOP CIRCUIT - 特許庁

フリップフロップ回路およびシフトレジスタ例文帳に追加

FLIP-FLOP CIRCUIT AND SHIFT REGISTER - 特許庁

スキャンフリップフロップ回路、およびレジスタファイル例文帳に追加

SCANNING FLIP-FLOP CIRCUIT, AND REGISTER FILE - 特許庁

フリップフロップ回路および表示装置例文帳に追加

FLIP-FLOP CIRCUIT, AND DISPLAY DEVICE - 特許庁

マスタースレーブ型フリップフロップ回路例文帳に追加

MASTER SLAVE FLIP-FLOP CIRCUIT - 特許庁

フリップフロップ回路および半導体装置例文帳に追加

FLIP-FLOP CIRCUIT AND SEMICONDUCTOR DEVICE - 特許庁

フリップフロップ回路及び半導体装置例文帳に追加

FLIP-FLOP CIRCUIT AND SEMICONDUCTOR DEVICE - 特許庁

フリップフロップ及びスキャンパス回路例文帳に追加

FLIP-FLOP AND SCAN-PATH CIRCUIT - 特許庁

ダイナミックＤ型フリップフロップ回路例文帳に追加

DYNAMIC D-TYPE FLIP-FLOP CIRCUIT - 特許庁

スキャンフリップフロップ回路および該回路を備えた半導体集積回路例文帳に追加

SCANNING FLIP-FLOP CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT EQUIPPED WITH THE CIRCUIT - 特許庁

ラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路例文帳に追加

LATCH CIRCUIT, FLIP-FLOP CIRCUIT WITH THE SAME AND LOGIC CIRCUIT - 特許庁

論理回路を構成するフリップフロップ回路を接続してスキャン用シフトレジスタを構成する際に、所定の距離以上離れているフリップフロップ回路が存在した場合には、そのフリップフロップ回路間に中継用のフリップフロップ回路（ＦＦｄ）を配置して、この中継用フリップフロップ回路を介してフリップフロップ回路間を接続させるようにした。例文帳に追加

If flip-flops separated at a predetermined distance or more are existed in the case of constituting a scanning shift register by connecting flip-flops FF1 to FFi+1 for constituting a logic circuit, a transit flip-flop FFd is disposed between the flip-flops, and the flip-flops are connected therebetween via the transit flip-flop. - 特許庁

フリップフロップ回路及びそれを備えたプリスケーラ回路例文帳に追加

FLIP-FLOP CIRCUIT AND PRESCALER CIRCUIT INCLUDING THE SAME - 特許庁

スキャンフリップフロップ回路、及び、半導体集積回路装置例文帳に追加

SCAN FLIP-FLOP CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE - 特許庁

フリップフロップ回路およびそれを用いた半導体集積回路装置例文帳に追加

FLIP-FLOP CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING IT - 特許庁

半導体集積回路、論理演算回路およびフリップフロップ例文帳に追加

SEMICONDUCTOR INTEGRATED CIRCUIT, LOGICAL OPERATION CIRCUIT AND FLIP-FLOP - 特許庁

スキャンフリップフロップ回路、スキャンテスト回路及びその制御方法例文帳に追加

SCAN FLIP-FLOP CIRCUIT, SCAN TEST CIRCUIT, AND CONTROL METHOD THEREOF - 特許庁

シングルイベント耐性のラッチ回路及びフリップフロップ回路例文帳に追加

LATCH CIRCUIT AND FLIP-FLOP CIRCUIT WITH SINGLE EVENT IMMUNITY - 特許庁

フリップフロップ回路、シフトレジスタおよび表示装置の走査駆動回路例文帳に追加

FLIP-FLOP CIRCUIT, SHIFT REGISTER AND SCAN DRIVING CIRCUIT FOR DISPLAY DEVICE - 特許庁

スキャン機能付きフリップフロップ回路およびスキャンテスト回路例文帳に追加

FLIP-FLOP CIRCUIT WITH SCANNING FUNCTION, AND SCANNING TEST CIRCUIT - 特許庁

フリップフロップ回路１０と遅延回路２０とを用いて、遅延機能付フリップフロップ回路を構成する。例文帳に追加

The flip-flop circuit with a delay function is constituted by using a flip-flop circuit 10 and a delay circuit 20. - 特許庁

フリップフロップ回路ＦＦ１に入力するクロック信号をフリップフロップ回路ＦＦ１ａに入力するクロック信号よりも遅らせる。例文帳に追加

A clock signal inputted to the flip-flop circuit FF1 is delayed later than that to the flip-flop circuit FF1a. - 特許庁

領域５に対応するフリップフロップと、領域６に対応するフリップフロップとの間に、ＯＲ回路１１とＡＮＤ回路１２を配置する。例文帳に追加

An OR circuit 11 and an AND circuit 12 are arranged between a flip-flop corresponding to an area 5 and a flip-flop corresponding to an area 6. - 特許庁

観測用スキャンフリップフロップ回路ＯＳＦＦは、複数のスキャンフリップフロップ回路が構成するシフトレジスタに組み込まれる。例文帳に追加

A scan flip-flop circuit OSFF for observation is incorporated in a shift register constituted by a plurality of scan flip-flop circuits. - 特許庁

クロック出力回路は、第２のＤ型フリップフロップ（２１１）と第３のＤ型フリップフロップ（２１２）と擬似セレクタ回路（２１３）とを有する。例文帳に追加

The circuit (210) has a second D type flip-flop (211), a third D type flip-flop (212), and a pseudo-selector circuit (213). - 特許庁

リセット信号／ＲＥＳＥＴが“Ｌ”のとき、フリップフロップ回路ＦＦ１は、“１”、フリップフロップ回路ＦＦ２は、“０”を保持する。例文帳に追加

When a reset signal/RESET is 'L', a flip-flop circuit FF1 holds '1' and a flip-flop circuit FF2 holds '0'. - 特許庁

フリップフロップ回路、フリップフロップ回路を用いた周波数分周器、周波数分周器を用いた通信装置や電子機器例文帳に追加

FLIP-FLOP CIRCUIT, FREQUENCY DIVIDER USING FLIP-FLOP CIRCUIT, AND COMMUNICATION APPARATUS OR ELECTRONIC EQUIPMENT USING FREQUENCY DIVIDER - 特許庁

同期回路部１には、フリップフロップＦＦ１１、フリップフロップＦＦ１２、及び組み合わせ回路部１１が設けられる。例文帳に追加

The synchronous circuitry 1 comprises: a flip-flop FF11; a flip-flop FF12; and a combinational circuitry 11. - 特許庁

組み合わせ回路１と組み合わせ回路２との間にフリップフロップ３、４は配置され、このフリップフロップ３、４はチェーン接続されている。例文帳に追加

Flip flops 3, 4 are arranged between combined circuits 1, 2, and the flip flops 3, 4 are chain-connected. - 特許庁

フリップフロップ回路ＦＦ１と組合せ論理回路ＬＯＧＩＣ１との間にフリップフロップ回路ＦＦ１ａを挿入し、セレクタＭＵＸ１によりいずれか一方のフリップフロップ回路の出力データ信号を選択可能にする。例文帳に追加

A flip-flop circuit FF1a is inserted between a flip-flop circuit FF1 and a combination logic circuit LOGIC1, and output data signals of either of the flip-flop circuits can be selected by a selector MUX1. - 特許庁

スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法例文帳に追加

SCAN FLIP-FLOP CIRCUIT AND SCAN TEST METHOD USING THE SAME - 特許庁

スキャンフリップフロップと、スキャンパス回路およびその設計方法例文帳に追加

SCAN FLIP-FLOP, SCAN PATH CIRCUIT AND DESIGN METHOD FOR THE SAME - 特許庁

スキャン用フリップフロップ及びこれを用いた半導体集積回路例文帳に追加

FLIP-FLOP FOR SCANNING AND SEMICONDUCTOR INTEGRATED CIRCUIT THEREOF - 特許庁

不要な電力消費を減らすことができるスキャンフリップフロップ回路例文帳に追加

SCANNING FLIP-FLOP CIRCUIT CAPABLE OF REDUCING UNNECESSARY ELECTRIC POWER CONSUMPTION - 特許庁

当該フリップフロップ回路は、第１の電源配線に接続されている。例文帳に追加

The flip-flop circuit is connected with the first power supply line. - 特許庁

カウンタ回路２は一段以上のフリップフロップから構成される。例文帳に追加

The counter circuit 2 is comprised of flip-flops of one or more stages. - 特許庁

パルス幅変調回路において、フリップフロップの数を減らすこと。例文帳に追加

To reduce the number of flip-flops in a pulse width modulation circuit. - 特許庁

フリップフロップ回路及びそれを用いた周波数分周器例文帳に追加

FLIP-FLOP CIRCUIT AND FREQUENCY DIVIDER USING IT - 特許庁

このフリップフロップ回路ＦＦのスイッチングレベルは高く設定される。例文帳に追加

The switching level of the flip-flop circuit FF is set higher. - 特許庁

フリップフロップ回路ＦＦ１乃至ＦＦ６は、所定のデータを記憶する。例文帳に追加

Flip-flop circuits FF1-FF6 store prescribed data. - 特許庁

スキャンパステスト用のフリップフロップ回路およびシミュレーション方法例文帳に追加

FLIP-FLOP CIRCUIT FOR SCAN PATH TEST AND SIMULATION METHOD THEREOF - 特許庁