| 例文 |
DAC2を含む例文一覧と使い方
該当件数 : 11件
The second D/A conversion section DAC2 includes a second capacitor array section CAR2 and a second switch array section SAR2.例文帳に追加
第２のＤ／Ａ変換部ＤＡＣ２は第２のキャパシターアレイ部ＣＡＲ２と第２のスイッチアレイ部ＳＡＲ２を含む。 - 特許庁
An RF variable amplifier 113 receives an RFVgc voltage signal from a DAC2 of a baseband chip 101 and varies the amplification factor of an RF signal.例文帳に追加
ＲＦ可変増幅器１１３はベースバンドチップ１０１のDAC２からＲＦＶgc電圧信号を受けＲＦ信号の増幅度を可変する。 - 特許庁
The device comprises an arithmetic circuit 50 for performing arithmetic processing to video data R, G, and B prior to D/A conversion, and a second D/A converter DAC2 for converting the result of the arithmetic operation by the arithmetic circuit 50 so that the precharge potential Vdsd is generated by the second D/A converter DAC2.例文帳に追加
Ｄ／Ａ変換前のビデオデータＲ，Ｇ，Ｂに対して演算処理を行う演算回路５０と、この演算回路５０の演算結果をＤ／Ａ変換する第２のＤ／Ａ変換器ＤＡＣ２を設け、第２のＤ／Ａ変換器ＤＡＣ２によりプリチャージ電位Ｖｄｓｄを生成するようにした。 - 特許庁
A digital input signal is processed by decoding or the like in a programmable logic part 1, and is supplied to a DAC2 and is converted into an analog signal.例文帳に追加
デジタルの入力信号は、プログラマブルロジック部１において、デコードなどの処理を受け、ＤＡＣ２に供給されアナログ信号に変換される。 - 特許庁
Based on the mean value of count values of the counter 2, a CPU 4 controls a control voltage outputted from a voltage generator (first and second D/A converters DAC1 and DAC2 and an adder 5).例文帳に追加
上記カウンタ２のカウント値の平均値に基づいて、ＣＰＵ４により電圧発生器(第１,第２Ｄ／Ａ変換器ＤＡＣ１,ＤＡＣ２と加算器５)から出力される制御電圧を制御する。 - 特許庁
An upper-side power supply terminal P_H of a second D/A converter DAC2 and a low-side amplifier LAMP is fed with the intermediate voltage Vc, and a lower-side power supply terminal P_L thereof is fed with a lower-side power supply voltage VSS.例文帳に追加
また第２Ｄ／ＡコンバータＤＡＣ２およびローサイドアンプＬＡＭＰの上側電源端子Ｐ_Ｈには中間電圧Ｖｃが、それらの下側電源端子Ｐ_Ｌには下側電源電圧ＶＳＳが供給される。 - 特許庁
The A/D conversion circuit includes a comparison circuit 10, a control circuit 20, a first D/A conversion circuit DAC1 for D/A-converting successive comparison data, a second D/A conversion circuit DAC2 for D/A-converting code data varying with time, and a correction section 80.例文帳に追加
Ａ／Ｄ変換回路は比較回路１０と制御回路２０と逐次比較用データをＤ／Ａ変換する第１のＤ／Ａ変換回路ＤＡＣ１と時間的に変化するコードデータをＤ／Ａ変換する第２のＤ／Ａ変換回路ＤＡＣ２と補正部８０を含む。 - 特許庁
In a calculation period of calculating digital control signals DACS, DAC2, ..., DAC0 for DC offset voltage reduction, the voltage comparator CMP detects a calibration voltage depending on a voltage drop of one calibration resistance R22 caused by analog currents of a digital-analog converter DAC0.例文帳に追加
ＤＣオフセット電圧低減のデジタル制御信号ＤＡＣＳ、ＤＡＣ２…ＤＡＣ０を算出する算出期間で、デジタルアナログ変換器ＤＡＣ０のアナログ電流による一方の校正抵抗Ｒ２２の電圧降下に依存する校正電圧を電圧比較器ＣＭＰが検出する。 - 特許庁
The D/A converter circuit includes: a first D/A conversion section DAC1 connected to an output node NC; a first series capacitor CS1 disposed between the output node NC and a first node N1; a second D/A conversion section DAC2 connected to the first node N1; and a control circuit 20.例文帳に追加
Ｄ／Ａ変換回路は、出力ノードＮＣに接続される第１のＤ／Ａ変換部ＤＡＣ１と、出力ノードＮＣと第１のノードＮ１との間に設けられる第１の直列キャパシターＣＳ１と、第１のノードＮ１に接続される第２のＤ／Ａ変換部ＤＡＣ２と、制御回路２０を含む。 - 特許庁
A second capacitor array section CAR2 of the second D/A conversion section DAC2 and a first sub D/A capacitor array section SCAR1 of the first sub D/A conversion section SDAC1 are arranged line-symmetrically with respect to a symmetrical axis LX running through a first capacitor array section CAR1 of the first D/A conversion section DAC1.例文帳に追加
第２のＤ／Ａ変換部ＤＡＣ２の第２のキャパシターアレイ部ＣＡＲ２と第１のサブＤ／Ａ変換部ＳＤＡＣ１の第１のサブＤ／Ａ用キャパシターアレイ部ＳＣＡＲ１とが、第１のＤ／Ａ変換部ＤＡＣ１の第１のキャパシターアレイ部ＣＡＲ１を通る対称軸ＬＸに対して線対称に配置される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
