1153万例文収録!

「LATCHUP」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

LATCHUPを含む例文一覧と使い方

該当件数 : 54



例文

In the semiconductor device having a trench isolation structure, at least one well region and a MOS type transistor are formed at the high supply voltage circuit portion, and a pair of carrier capture regions for preventing latchup are formed and arranged on an under surface of a trench isolation region in the vicinity of an end of the well region.例文帳に追加

トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とMOS型トランジスタが形成されて成り、ウエル領域の端部近傍のトレンチ分離領域下面にラッチアップを防止するための一対のキャリア捕獲領域を形成し配置する。 - 特許庁

Due to this structure, even when electromagnetic signals are received via the antenna, a current is prevented by the diode from flowing into the CMOS, resulting in preventing the occurrence of latchup which continuously generates a current in a circuit inside the CMOS due to a parasitic diode existing in the CMOS structure and eventually realizing the reliable data communication device.例文帳に追加

本構成により、アンテナを介して電磁波信号を受信した場合であっても、ダイオードによりCMOS内への電流流入が防止され、その結果、CMOS構造において存在する寄生ダイオードに基づくCMOS内の回路に電流を継続的に発生させるラッチアップが発生することなく、信頼性の高いデータ通信装置が実現される。 - 特許庁

The ESD protection circuit 8 of the configuration efficiently protects a circuit to be protected by absorbing current noise, when the circuit to be protected is operated by the transistor 12, including the DMOS to prevent malfunctions due to latchup of the current noise and operating the IGBT (the transistor 13) of high-current absorption capacity by the thyristor effect with respect to a larger current during ESD.例文帳に追加

この構成のESD保護回路8は、被保護回路動作時の電流ノイズに対しては、DMOSからなるトランジスタ12によって該電流ノイズを吸収させて、ラッチアップによる誤動作を防止し、より大きなESD時の電流に対してはサイリスタ効果により電流吸収能力の高いIGBT(トランジスタ13)を並列動作させることで効率よく、被保護回路を保護する。 - 特許庁

例文

In the semiconductor device with a trench isolation structure, at least one well region and an MOS transistor are formed in the high power supply voltage circuit section, majority carrier capturing regions 401, 402 and minority carrier capturing regions 403, 404 for preventing latchup are provided in the vicinity of the end of the well region, and the potentials are set, respectively, at a level suitable for carrier suction.例文帳に追加

トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とMOS型トランジスタが形成されて成り、ウエル領域の端部近傍にラッチアップを防止するための多数キャリア捕獲領域および少数キャリア捕獲領域を有しそれぞれの電位をキャリア吸い込みに適した電位に固定されている。 - 特許庁





  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS