「LATCHUP」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide an inspection method of a semiconductor element capable of easily identifying failures due to latchup in the semiconductor element.例文帳に追加

半導体素子におけるラッチアップによる不良の特定を容易に行なう。 - 特許庁

PROTECTIVE DEVICE, COMPLEMENTARY PROTECTIVE DEVICE, SIGNAL OUTPUT DEVICE, LATCHUP BLOCKING METHOD AND PROGRAM例文帳に追加

保護装置、相補型保護装置、信号出力装置、ラッチアップ阻止方法、及びプログラム - 特許庁

To provide a data communication device wherein latchup due to antenna received signals can be prevented.例文帳に追加

アンテナ受信信号に基づくラッチアップを防止したデータ通信装置を実現する。 - 特許庁

To provide a vertical IGBT with high tolerated dose by inhibiting a latchup phenomenon.例文帳に追加

ラッチアップ現象の発生を抑制し、高耐量な縦型ＩＧＢＴを提供すること。 - 特許庁

This resets the microcomputer 1 on a hardware basis and releases the latchup state.例文帳に追加

これにより、マイクロコンピュータ１は、ハードウエア的にもリセットされ、ラッチアップの状態を解除することができる。 - 特許庁

Thereby generation of partial latchup caused by the forward bias at erasing is prevented.例文帳に追加

これにより、消去時順方向バイアスにより局所的ラッチアップが発生することを防止する。 - 特許庁

To provide a computer system that can automatically restore a latchup that occurs unintentionally.例文帳に追加

偶発的に発生するラッチアップを自動的に復帰させることができるコンピュータシステムを提供する。 - 特許庁

When the latchup event occurs, with attendant increase in current drawn by the fingerprint sensor circuitry, the heartbeat signal terminates and an interrupt is subsequently triggered to start a latchup recovery routine.例文帳に追加

ラッチアップイベントが発生すると、それに付随して指紋センサー回路によって引出される電流が増加し、心拍信号が終了し且つその後にインタラプトがトリガされてラッチアップ回復ルーチンが開始される。 - 特許庁

To prevent the generation of the latchup and electrostatic breakdown of a CMOS integrated circuit as a semiconductor device.例文帳に追加

半導体装置であるＣＭＯＳ集積回路のラッチアップの発生と静電破壊とを防止すること。 - 特許庁

To provide a high-breakdown voltage semiconductor device, which can prevent generation of latchup while a low ionic voltage is maintained.例文帳に追加

低いオン電圧を維持しながら、ラッチアップ防止が可能な高耐圧半導体装置を提供すること。 - 特許庁

SIGNAL AMPLIFIER, BRIDGE CONNECTION TYPE SIGNAL AMPLIFIER, SIGNAL OUTPUT DEVICE, LATCHUP BLOCKING METHOD AND PROGRAM例文帳に追加

信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム - 特許庁

To provide an electronic circuit which has a function to protect an IC element from excessive current due to latchup.例文帳に追加

、ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路を提供する。 - 特許庁

To provide a power management technique for realizing recovery from an electrostatic discharge latchup event for a fingerprint sensor system.例文帳に追加

指紋センサー装置用の静電放電ラッチアップイベントからの回復を可能とするパワー管理技術を提供する。 - 特許庁

To provide a semiconductor device, having high tolerance to latchup breakdown caused by negative variations in floating offset voltage on the high-voltage side.例文帳に追加

高圧側浮遊オフセット電圧の負変動に起因するラッチアップ破壊耐量の高い半導体装置を得る。 - 特許庁

A CMOS composed of first and second FETs 1, 2 has N-type and P-type latchup prevention regions 8, 12.例文帳に追加

第１及び第２のＦＥＴ１、２から成るＣＭＯＳは、N形及びP形ラッチアップ防止領域８、１２を有している。 - 特許庁

To provide a semiconductor device capable of stably supplying an operating voltage to an internal circuit by preventing a latchup.例文帳に追加

ラッチアップを防止して安定的に動作電圧を内部回路に供給することが可能な半導体装置を提供する。 - 特許庁

To prevent the hindrance to high-speed operation, latchup, etc. caused by an ESD protection element, and to prevent the destruction of the element by ESD.例文帳に追加

ＥＳＤ保護素子に起因する高速動作の妨げやラッチアップ等を防止し、且つＥＳＤによる素子の破壊を防止する。 - 特許庁

Whether or not a problem of latchup takes place in the combination of the input output cell core parts 201, 203 adjacent to each other is discriminated.例文帳に追加

隣接する入出力セルコア部２０１、２０３の組み合わせにラッチアップ現象の問題がないかどうかを判断する。 - 特許庁

To provide a semiconductor device which can control a latchup phenomenon, and also to prevent an element damage caused by local generation of heat.例文帳に追加

ラッチアップ現象を抑制し、かつ、局所的な発熱による素子破壊を防止することができる半導体素子を提供する。 - 特許庁

To provide a semiconductor device that avoids malfunction and latchup breakdown resulting from negative variation of high-voltage-side floating offset voltage VS.例文帳に追加

高圧側浮遊オフセット電圧ＶＳの負変動に起因する誤動作及びラッチアップ破壊を回避し得る半導体装置を得る。 - 特許庁

To provide an insulated gate bipolar transistor which has a latchup countermeasure without any increase in total cell area, and to provide its manufacturing method.例文帳に追加

全体セル面積が大きくならずにラッチアップ対策を設けた絶縁ゲート型バイポーラトランジスタ装置とその製造方法を提供する。 - 特許庁

To enhance the utilizing efficiency of a chip area while preventing the occurrence of latchup in the case of designing a semiconductor device by the standard cell system.例文帳に追加

スタンダードセル方式で半導体装置を設計する場合において、ラッチアップを防止しながら、チップ面積の利用効率を高くする。 - 特許庁

To enable drive with high breakdown voltage with a large current, increasing latchup resistance and decrease on-resistance per unit area in an IGBT.例文帳に追加

ＩＧＢＴにおいて、高耐圧で、大電流での駆動を可能とし、ラッチアップ耐量を高くし、単位面積あたりのオン抵抗を低くすること。 - 特許庁

To enable adjustment of a holding voltage of a protection device against electrostatics which is at least a power source voltage of a semiconductor integrated circuit, and to prevent latchup of the device.例文帳に追加

静電気保護装置のホールディング電圧が半導体集積回路の電源電圧以上に調整でき、静電気保護装置のラッチアップを防止する。 - 特許庁

In accordance with this, the maximum value of peak current at the time of supply of the power supply voltage VCC is reduced and the latchup based on the peak current can be prevented.例文帳に追加

これに伴い、電源電圧ＶＣＣ供給時におけるピーク電流の最大値が低減され、ピーク電流に基づくラッチアップを防止することができる。 - 特許庁

To provide a semiconductor device having a high degree of element integration while imparting sufficient element isolation characteristics and latchup resistance to a high power supply voltage circuit section.例文帳に追加

高電源電圧回路部に十分な素子分離特性とラッチアップ耐性を持たせつつ、高い素子集積度を持った半導体装置を提供する。 - 特許庁

When it is detected that latchup is caused at the time of turning off the IGBT 12 by a detecting means 27, the IGBT 12 is operated according to a pulse generated by the pulse generating circuit 21.例文帳に追加

ＩＧＢＴ１２のオフ時にラッチアップが生じたことを検知手段２７が検知したとき、パルス発生回路２１が発生したパルスによりＩＧＢＴ１２を作動させる。 - 特許庁

To provide a guard band cell and a guard band which prevents occurrence of latchup in a random logic region even when there exists an IO region where power supply is cut off.例文帳に追加

電源供給が遮断されるＩＯ領域が存在する場合でも、ランダムロジック領域内でのラッチアップの発生を防止するガードバンドセル及びガードバンドを提供すること。 - 特許庁

To provide a semiconductor device for reducing the cell size of an input circuit and reducing the cost of an LSI without decreasing the latchup resistance.例文帳に追加

この発明は、そのラッチアップ耐性を下げずに、入力用回路セルのサイズを小さくし、ＬＳＩのコストダウンを可能とする半導体装置を提供することを目的とする。 - 特許庁

To provide a power transistor and a semiconductor integrated circuit capable of preventing a malfunction of a parasitic PNP transistor and a circuit malfunction due to latchup of peripheral circuit.例文帳に追加

寄生ＰＮＰトランジスタの誤動作および周辺回路のラッチアップよる回路誤動作を防止できるパワートランジスタおよびそれを用いた半導体集積回路を提供する。 - 特許庁

To provide a horizontal IGBT wherein the withstand voltage and driving current are equal to or higher than those in the conventional model, latchup resistance is increased, and turn-on resistance per unit area is lowered.例文帳に追加

横型ＩＧＢＴにおいて、従来と同等以上の耐圧と駆動電流を有し、かつラッチアップ耐量を高くし、さらに単位面積あたりのオン抵抗を低くすること。 - 特許庁

SEMICONDUCTOR DEVICE, SUBSTRATE INCLUDING THE SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE ON SUBSTRATE (CMOS DEVICE ADAPTED SO AS TO REDUCE LATCHUP, AND METHOD OF MANUFACTURING THE SAME)例文帳に追加

半導体デバイス、半導体デバイスを含む基板、及び、半導体デバイスを基板上に製造する方法（ラッチアップを減少させるように構成されたＣＭＯＳデバイス及びその製造方法） - 特許庁

To obtain an image data of high picture quality which is made smaller in pixel size and free of color mixing and crosstalk, without complicating a manufacturing process, while a latchup is prevented from occurring in a peripheral circuit region.例文帳に追加

画素サイズを小型化できると共に、混色やスロストークを防止しかつ、製造工程が複雑化せず、周辺回路領域においてもラッチアップの発生を防止して、高画質な画像データを得る。 - 特許庁

To provide a semiconductor device including an IGBT for interrupting an inductance load for quickly releasing latchup caused when a thyristor is operated due to a noise at the time of turning off the IGBT.例文帳に追加

インダクタンス負荷を遮断するＩＧＢＴを含む半導体装置において、ＩＧＢＴのオフ時にノイズによりサイリスタが作動してラッチアップが発生したとき、該ラッチアップを速やかに解除することである。 - 特許庁

To enable a securement of the ESD(electrostatic discharge) protective function of an input/output part in a semiconductor integrated circuit device and the prevention of a latchup in an internal circuit in the device.例文帳に追加

半導体集積回路装置に関し、半導体集積回路装置に於ける入出力部のＥＳＤ保護機能を確保すること、及び、内部回路に於けるラッチ・アップの防止を両立させることを目的としている。 - 特許庁

To provide a semiconductor device having a high element integration degree although using trench isolation same as a high supply voltage circuit portion even at a low supply voltage circuit portion while allowing the high supply voltage circuit portion to have sufficient latchup resistance.例文帳に追加

高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を提供する。 - 特許庁

The N-type and P-type latchup prevention regions 8, 12 are arranged between the P-type source region and drain region and the N-type source region and drain region respectively, and formed also under a gate connection conductor layer.例文帳に追加

N形及びP形ラッチアップ防止領域８、１２は前記P形ソ−ス領域及びドレイン領域とN形ソ−ス領域及びドレイン領域との間にそれぞれ配置され且つゲ−ト接続導体層の下にも形成されている。 - 特許庁

This semiconductor element comprises an IGBT 12 as a switching element, a driving circuit 15 for driving the IGBT according to a driving signal, a detecting means 27 for detecting the occurrence of latchup, and a pulse generating circuit 21 for generating one pulse.例文帳に追加

半導体素子は、スイッチング素子としてのＩＧＢＴ１２と、駆動信号によりＩＧＢＴを駆動する駆動回路１５と、ラッチアップの発生を検知する検知手段２７と、１個のパルスを発生するパルス発生回路２１と、から成る。 - 特許庁

To restrain latchup of an active element and to provide an integrated circuit, wherein characteristics of an inductor are improved by restraining generation of eddy current in an integrated circuit having an active element such as a CMOS and an inductor, and to provide its manufacturing method.例文帳に追加

ＣＭＯＳ等の能動素子及びインダクタを備えた集積回路において、能動素子のラッチアップを抑制すると共に、うず電流の発生を抑制してインダクタの特性の向上を図った集積回路及びその製造方法を提供する。 - 特許庁

To provide a player system and a signal output/input switching method capable of eliminating the need for connecting a headphone output terminal of a memory player to an external input terminal of an amplifier speaker, surely preventing latchup of a component of the amplifier speaker, and surely preventing even distortion of an audio signal.例文帳に追加

メモリプレーヤのヘッドホン出力端子とアンプスピーカの外部入力端子との接続を不要とすることができ、しかもアンプスピーカ側の構成部品のラッチアップを確実に防止でき、併せてオーディオ信号の歪みも確実に防止すること。 - 特許庁

To obtain a semiconductor device having a high degree of element integration while using the same trench isolation as that of a high power supply voltage circuit section even in a low power supply voltage circuit section, and imparting sufficient latchup resistance to the high power supply voltage circuit section without increasing the process.例文帳に追加

工程の増加なく高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得る。 - 特許庁

To provide a semiconductor device for reducing the transmission loss of an input signal, while preventing latchup by a parasitic element caused, when forming a control circuit on the same semiconductor substrate as that of an IGBT (insulating gate bipolar transistor), by using a junction isolation technology.例文帳に追加

接合分離技術を用いてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）と同一半導体基板上に制御回路を形成する際に発生する寄生素子によるラッチアップを防止しつつ、入力信号の伝送損失を低減する半導体装置を提供する。 - 特許庁

To provide a well-voltage setting circuit of a nonvolatile semiconductor memory, where latchup can be prevented in a shutdown sequence after applying an erasing pulse has finished in the case that channel deletion is performed by using a flash memory, and to provide a semiconductor storage device having the circuit.例文帳に追加

フラッシュメモリでチャネル消去を行う場合に、消去パルスの印加が終了した後のシャットダウンシーケンスにおいて、上記ラッチアップを防止できる不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置を提供する。 - 特許庁

Further, a guard ring region consisting of a heavily doped region of the same conductivity type as the semiconductor substrate is provided beneath the electrode for preventing formation of an inversion layer, potential of the semiconductor substrate is fixed firmly, and latchup is prevented by capturing the carriers on the occurrence of bipolar operation.例文帳に追加

さらに反転層形成防止電極の下部には、半導体基板と同じ導電型の濃い不純物濃度領域からなるガードリング領域を設置し、半導体基板の電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止できるようにした。 - 特許庁

When the microcomputer 1 is in a latchup state, the watchdog timer 2 continues timing and, when a second predetermined time, which is longer, has elapsed, the watchdog timer 2 sends the power temporary stop signal 3 to a switch circuit 3 to stop supplying power to the microcomputer 1 or an extremely short time.例文帳に追加

マイクロコンピュータ１がラッチアップしているような場合には、ウオッチドッグタイマ２の計時がさらに進み、長い第２の所定時間に達すると、ウオッチドッグタイマ２がスイッチ回路３に対して電源の一時遮断信号 を送出し、極短時間マイクロコンピュータ１への給電を停止するようにしている。 - 特許庁