| 例文 |
Peripheral DMA controllerの部分一致の例文一覧と使い方
該当件数 : 9件
A DMA controller 21 executes a DMA transfer of a plurality of set data stored in the NVM 23 by the activation of the CPU 20 to the peripheral circuit 22 in response to the address of the peripheral circuit 22.例文帳に追加
さらに、ＤＭＡコントローラ２１が、ＣＰＵ２０の起動でＮＶＭ２３に格納している複数の設定データを、周辺回路２２のアドレスに対応して周辺回路２２にＤＭＡ転送する。 - 特許庁
A device power supply area 120 which is unitarily power-controlled includes a general DMA controller 132 for transferring PCM data stored in a buffer memory, each peripheral device 134 of the DMA controller, and a system controller 124 which transmits a DMA transfer request.例文帳に追加
一元に電源制御がなされるデバイス電源領域１２０において、バッファメモリに格納されたＰＣＭデータを転送可能な汎用ＤＭＡコントローラ１３２、該汎用ＤＭＡコントローラの各周辺デバイス１３４、ＤＭＡ転送要求を伝達するシステムコントローラ１２４が設けられている。 - 特許庁
Using a DMA controller 320, the DMA transfer is controlled between a DRAM 204, a plurality of CPU1 and CPU2 (201 and 202), and a plurality of DMA channels (310, 311, 312) corresponding to the respective peripheral circuits as specified.例文帳に追加
ＤＲＡＭ２０４、複数のＣＰＵ１、ＣＰＵ２（２０１、２０２）、およびそれぞれ所定の周辺回路に対応した複数のＤＭＡチャネル（３１０、３１１、３１２）の間でＤＭＡコントローラ３２０によりＤＭＡ転送を制御する。 - 特許庁
A DMA controller 3 in a CPU peripheral device body 1 includes an automatic write control circuit 7 and an automatic write instruction storage area 6.例文帳に追加
ＣＰＵ周辺デバイス本体１内のＤＭＡ制御回路３に自動書込み制御回路７および自動書込み命令格納エリア６を設ける。 - 特許庁
For example, a BusArbiter object receives data representing a substantial time required for execution of the demand from a peripheral for executing the demand from the MIPS, receives the present DMA state from a DMA controller, and transmits them to the MIPS.例文帳に追加
例えばBusArbiterオブジェクトが、ＭＩＰＳからの要求を遂行するペリフェラルフェラレルから当該要求の遂行に要した実質時間を表すデータを受け取るとともに、ＤＭＡコントローラから現在のＤＭＡの状態を受け取り、これらをＭＩＰＳに伝える。 - 特許庁
The DMA controller 320 is equipped with a priority order deciding circuit 133, which decides the priority order concerning the data input/output for not only the DMA channels of the peripheral circuits but also a plurality of CPU memories in accordance with the conditions of the control lines between the DMA channels.例文帳に追加
ＤＭＡコントローラ３２０には優先順位決定回路１３３を設け、この優先順位決定回路１３３によりＣＰＵ１、ＣＰＵ２、複数のＤＭＡチャネルの間の各制御線の状態に応じて、周辺回路のＤＭＡチャネルのみならず、複数のＣＰＵメモリに対するデータ入出力に関する優先順位を決定する。 - 特許庁
Concerning the DMA transfer control system, in which data are transferred between a peripheral device 14 and a main memory 3 by a DMA device 1 provided with a read controller 6, a write controller 7 and a FIFO 9, the amount of data stored in the said FIFO 9 is monitored and a transfer mode and write/read timing the determined on the basis of this data amount.例文帳に追加
読出し制御装置６と書込み制御装置７とＦＩＦＯ９とを備えたＤＭＡ装置１で周辺装置１４とメインメモリ３間のデータの転送を行うＤＭＡ転送制御方式であって、前記ＦＩＦＯ９に蓄積されているデータ量を監視し、このデータ量に基づいて転送モード及び書込み・読出しのタイミングを決定する。 - 特許庁
A transfer control unit 4a sets a flag to indicate that the data of the odd-number bytes is transferred, and controls the transfer of only the data of the lower byte (511 byte) out of the two-byte data input from the DMA controller 5 to the peripheral equipment.例文帳に追加
転送制御部４ａは、予め奇数バイトのデータを転送することを示すフラグが設定されており、ＤＭＡコントローラ５から入力された２バイトのデータのうち、下位バイト（５１１バイト）のデータのみを周辺機器に転送する制御を行う。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
