「RTL data path」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In the clock path extraction device 1, a clock path search part 11 analyzes RTL (Register Transfer Level) description data 100 and searches for a clock path from a clock terminal of a designated module to a clock generation start point, a clock path extraction part 12 eliminates an invalid clock path on the basis of clock control information 200 and extracts only a valid clock path.例文帳に追加

実施形態のクロック経路抽出装置１は、クロック経路探索部１１が、ＲＴＬ記述データ１００を解析し、指定されたモジュールのクロック端子からクロック生成起点までのクロック経路を探索し、クロック経路抽出部１２が、クロック制御情報２００にもとづいて無効クロック経路を除外し、有効クロック経路のみを抽出する。 - 特許庁

At the time of designing an RTL circuit from an operation description, the paths of a circuit corresponding to the data dependent branch of CDFG are generated and the false path not to be entirely active composed of only a combinational circuit is detected from generated data paths.例文帳に追加

動作記述からＲＴＬ回路を設計する際に、ＣＤＦＧのデータ依存枝に対応した回路のパスを生成し、生成されたデータパスから、組合せ回路のみからなる、全体がアクティブにならないｆａｌｓｅパスを検出する。 - 特許庁

In an RTL (Register Transfer Level) logic circuit of a debug function part of an LSI, a dummy module 31 defined as a false path is inserted to designate the false path which does not require to adjust data delay time among paths between an FF (flip-flop) and an external output terminal 30 and between FFs having the same clock source.例文帳に追加

ＬＳＩのデバッグ機能部分のＲＴＬ論理回路において、ＦＦから外部出力端子３０とのパスや同一クロックソースを持つＦＦ間のパスのうち、データ遅延時間の調整が必要のないパスについて、フォルスパスを指定するために、フォルスパスであることを明示するダミーモジュール３１を挿入する。 - 特許庁

As to each flip-flop in a logic circuit shown by RTL data, a detection unit 110 designates each of a clock terminal and a reset terminal of the flip-flop as a starting point and detects logical blocks for multiple entries until reaching any one of a PLL circuit, other flip-flops and an external terminal by tracing an input path of a signal input to a terminal at the starting point.例文帳に追加

検出部１１０は、ＲＴＬデータが示す論理回路における各ＦＦについて、該ＦＦのクロック端子とリセット端子を夫々起点として、該起点の端子に入力される信号の入力経路を遡って、ＰＬＬ回路と、他のＦＦと、外部端子とのうちのいずれかに辿りつくまで、複数入力の論理ブロックを検出する。 - 特許庁