a gate lineの部分一致の例文一覧と使い方
該当件数 : 2101件
A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array. 例文帳に追加
第1のMIS素子(Qw11)と、第1のMIS素子(Qw11)のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第1のMIS素子(Qw11)の上に積み重ね形成された第2のMIS素子(QR11)と、この第2のMIS素子(QR11)のゲート入力容量である情報蓄積用のキャパシタ(Cs11)とを有したメモリセル(C11)をマトリックス状に配列したメモリアレイにおいて前記第1のMIS素子(Qw11)のドレインを第2のMIS素子(QR11)のドレインと電気的に結合して、……、データ線(D1)をメモリアレイの各メモリセル間にセンス線(S1)及びワード線(W1)に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |