「a gate line」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In the state shown in the 1 (b), the gate delay is generated in the signal and a gate signal Bf on a gate bus line 2 is blunted.例文帳に追加

図１（ｂ）に示す状態はゲート遅延が生じており、ゲート・バスライン２上のゲート信号Ｇｆは鈍っている。 - 特許庁

A gate substrate 21 electrically connected to a gate line 12 through a gate driver 31 that drives the gate line 12 is formed by a flexible substrate, and is connected to a source substrate 23 of a source substrate part 24 through a connector.例文帳に追加

ゲート線12を駆動するゲートドライバ31を介してゲート線12に電気的に接続したゲート基板21をフレキシブル基板で形成してソース基板部24のソース基板23にコネクタを介して接続する。 - 特許庁

A gate driving circuit includes a shift register and a vertical start line.例文帳に追加

ゲート駆動回路は、シフトレジスタ及び垂直開始ラインを含む。 - 特許庁

A first photomask is used first to form a gate line 1, a gate electrode 1a, and a source line lower-layer part 3a.例文帳に追加

まず、第１のフォトマスクを用いて、ゲート線１、ゲート電極１ａ及びソース線下層部３ａを形成する。 - 特許庁

A third voltage which is a predetermined value lower than the first voltage is applied to a drain-side selection gate line and a source-side selection gate line.例文帳に追加

ドレイン側選択ゲート線、及びソース側選択ゲート線には、第１電圧よりも所定の値だけ低い第３電圧を印加する。 - 特許庁

To provide a method for forming a semiconductor device including a curved gate line, and a method for manufacturing the semiconductor device having the curved gate line.例文帳に追加

レイアウト上で相違した幅を有するゲートラインを含む半導体装置が開示されている。 - 特許庁

A gate bus line, a data bus line and a TFT are fabricated on a glass substrate 11.例文帳に追加

ガラス基板１１上に、ゲートバスライン、データバスライン及びＴＦＴを形成する。 - 特許庁

A first gate is connected between the junction of a first bit line and the device P1, and N1, and the gate is connected to a word line.例文帳に追加

第１のパスゲートは、第１のビットラインと、デバイスＰ１とＮ１の接合点の間に結合され、そのゲートがワードラインに結合されている。 - 特許庁

A transistor TB4 is diode-connected between the power supply line L1 and the gate G1 with a direction of the power supply line L1 as a forward direction when watched from the gate G1.例文帳に追加

トランジスタＴB4は、ゲートＧ1からみて電源線Ｌ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。 - 特許庁

A transistor TB3 is diode-connected between the power supply line L1 and the gate G1 with a direction of the gate G1 as a forward direction when watched from the power supply line L1.例文帳に追加

トランジスタＴB3は、電源線Ｌ1からみてゲートＧ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。 - 特許庁

A gate bus branch line 22 is provided to the display device so as to project toward a pixel electrode 41 from a gate bus line 21.例文帳に追加

ゲートバスライン２１から絵素電極４１に向けて突出するようにゲートバス支線２２を備える。 - 特許庁

Then, a gate insulating film 126 which covers the gate line 131 and the gate electrode 118 is deposited on the insulating substrate 120.例文帳に追加

続いて、絶縁基板１２０上にゲートライン１３１及びゲート電極１１８をカバーするゲート絶縁膜１２６を蒸着する。 - 特許庁

A drain line driver 1 and a gate line driver 2 have a plurality of level shifters 3.例文帳に追加

ドレイン線ドライバ１、ゲート線ドライバ２は複数のレベルシフタ３を有する。 - 特許庁

An embedded bit line is formed in a substrate, and a gate and a word line are formed to cover the substrate.例文帳に追加

基板内に埋め込みビット線が形成され、その基板を覆ってゲートとワード線が形成される。 - 特許庁

To improve a degree of integration of a gate signal line driving circuit or a drain signal line driving circuit.例文帳に追加

ゲート信号線駆動回路あるいはドレイン信号線駆動回路の集積度を向上させる。 - 特許庁

A first driving voltage line is substantially parallel to a data line and a second driving voltage line is substantially parallel to a gate line.例文帳に追加

第１駆動電圧線はデータ線と実質的に平行であり、第２駆動電圧線はゲート線と実質的に平行である。 - 特許庁

A wire line electrode 16 serves as the gate of a selection transistor SG.例文帳に追加

ワード線電極１６は選択トランジスタＳＧのゲートとなる。 - 特許庁

A common potential line COM is formed on a gate insulating film 13.例文帳に追加

ゲート絶縁膜１３上に共通電位線ＣＯＭを形成する。 - 特許庁

A bit line is connected to one end of a memory unit, a word line is connected to a control gate of a memory transistor and a control gate line is connected to a gate of a selection transistor.例文帳に追加

メモリユニットの一端にはビット線が接続され、メモリトランジスタの制御ゲートにはワード線が接続され、選択トランジスタのゲートには制御ゲート線が接続される。 - 特許庁

This level shifter is inserted between a gate line selector 6 and a gate line 3 of the active matrix type display device.例文帳に追加

このレベルシフタをアクティブマトリクス型表示装置のゲート線セレクタ６とゲート線３との間に挿入する。 - 特許庁

The drain of a pixel transistor 11 is connected to an image signal line SLn, and the gate of the pixel transistor 11 is connected to a gate line GLm.例文帳に追加

画素トランジスタ１１のドレインは画像信号線ＳＬｎに接続され、画素トランジスタ１１のゲートはゲート線ＧＬｍに接続されている。 - 特許庁

Voltage supplied to a gate line GL1 is stored in a load capacitor CGLCD1 that the gate line GL1 originally has.例文帳に追加

ゲートラインＧＬ１に供給された電圧が、ゲートラインＧＬ１が本来持っている負荷容量ＣＧＬＣＤ１に蓄えられる。 - 特許庁

Moreover, the TFTs M2 and M3 are connected to a gate line Gn+1 and the TFT M1 is connected to a gate line Gn+2.例文帳に追加

そして、第２のＴＦＴ Ｍ２および第３のＴＦＴ Ｍ３をゲート線Ｇｎ＋１に、また第１のＴＦＴ Ｍ１をゲート線Ｇｎ＋２に接続する。 - 特許庁

A second switching means 32a has a control terminal C connected to the gate line G2 and another control terminal D connected to the gate line G1.例文帳に追加

第２のスイッチング手段３２ａは、制御端子Ｃがゲート線Ｇ２に接続され、制御端子Ｄがゲート線Ｇ１に接続されている。 - 特許庁

To prevent a liquid crystal on a gate line from being deteriorated in a display device in which a source line is formed of a gate metal and a gate line is formed of a source metal in order to reduce the number of masks.例文帳に追加

マスク枚数を削減のため、ゲートメタルソース線を形成し、ソースメタルでゲート線を形成した表示装置において、ゲート線上の液晶の劣化を防止することを課題とする。 - 特許庁

The TFT 214 is connected to a gate bus line 211 and a data bus line 212.例文帳に追加

ＴＦＴ２１４は、ゲートバスライン２１１及びデータバスライン２１２に接続されている。 - 特許庁

The first selector 3 and the second selector 55 select a selection gate line 52 and a selection data line 51 respectively.例文帳に追加

第１セレクタ３／第２セレクタ５５は選択ゲート線５２／選択データ線５１を夫々選択する。 - 特許庁

The auxiliary capacitance line SCL is arranged in parallel with a gate signal line 51 in a display pixel.例文帳に追加

補助容量線ＳＣＬは表示画素内をゲート信号線５１と平行して配設されている。 - 特許庁

Then, the selection transistor 3 is connected to a gate line 1 and a drain line 2.例文帳に追加

そして、選択トランジスタ３がゲートライン１とドレインライン２とに接続されている。 - 特許庁

Or, a gap between the reflection electrodes 5' adjacent to each other is shielded by a gate line 6 and a signal line 13 or light shielding layers 6x and 13x which are formed simultaneously with the formation of the gate line 6 or the signal line 13 by using the same material that used in the gate line 6 or the signal line 13.例文帳に追加

あるいは隣り合う反射電極５’間の間隙をゲート線６、信号線１３、又はゲート線６若しくは信号線１３の形成と同時にゲート線６若しくは信号線１３と同一材料で形成した遮光層６ｘ、１３ｘで遮光する。 - 特許庁

Each pixel forming section is provided with a TFT 10a whose gate terminal is connected to the first gate bus line and a TFT 10b whose gate terminal is connected to the second gate bus line.例文帳に追加

各画素形成部には、第１のゲートバスラインにゲート端子が接続されたＴＦＴ１０ａと第２のゲートバスラインにゲート端子が接続されたＴＦＴ１０ｂとが設けられる。 - 特許庁

The gate electrode of the selection transistor in the first memory cell is connected to a first gate line, and the gate electrode of the selection transistor in the second memory cell is connected to a second gate line.例文帳に追加

第一のメモリセルにおける選択トランジスタのゲート電極は、第一のゲート線に接続され、第二のメモリセルにおける選択トランジスタのゲート電極は、第二のゲート線に接続される。 - 特許庁

Specifically, the shared source line S1 extends to parallel a selection gate line CGL1 and a memory gate line MGL1 instead of being arranged to parallel a bit line D1 and a bit line D8.例文帳に追加

具体的に、共通するソース線Ｓ１は、ビット線Ｄ１やビット線Ｄ８と並行するように配置されているのではなく、選択ゲート線ＣＧＬ１やメモリゲート線ＭＧＬ１と並行するように延在している。 - 特許庁

A gate marker 130 is provided on each cursor line 120.例文帳に追加

各カーソルライン１２０上には、ゲートマーカ１３０が設けられている。 - 特許庁

A second line in another layer can couple so as to receive gate signals.例文帳に追加

別の層にある第二の線は、ゲート信号を受信するように結合できる。 - 特許庁

The control gate line address is a function of the X and Z addresses.例文帳に追加

コントロール・ゲート線アドレスは、Ｘ及びＺアドレスの関数である。 - 特許庁

A connection line is arranged on the cell gate pattern of the element isolation film.例文帳に追加

前記素子分離膜のセルゲートパターン上に接続線が配置される。 - 特許庁

A word line 21 is connected with the gate electrode of each of the MOS transistors T1, T2.例文帳に追加

そのゲート電極にはワード線２１が接続されている。 - 特許庁

A word line extends onto the deep trench and is connected to the gate conductor.例文帳に追加

ワード線は深いトレンチの上に延び、ゲート導体に接続されている。 - 特許庁

A common gate electrode and its interconnect line are shown at 801.例文帳に追加

８０１は共通のゲイト電極およびゲイト配線である。 - 特許庁

The connection line is arranged between a cell and the peripheral gate pattern.例文帳に追加

前記接続線はセルと周辺ゲートパターンとの間に位置する。 - 特許庁

Since it is not needed to anodically oxidize the gate electrode and the gate bus line, it is not needed to form a short circuit line.例文帳に追加

ゲート電極及びゲートバス配線を陽極酸化する必要がないため、短絡配線を形成する必要はない。 - 特許庁

To suppress high resistance in gate electrodeinterconnect line which is caused by a disconnection of silicide layer on the gate electrode interconnect line.例文帳に追加

ゲート電極配線上のシリサイド層の断線に起因するゲート電極配線の高抵抗化を抑制する。 - 特許庁

In the display, the gate line drive circuit for sequentially selecting a plurality of gate lines GL provided corresponding to each pixel line and for driving to a selection includes a gate line drive unit 35 provided corresponding to each gate line GL.例文帳に追加

表示装置において、画素ラインにそれぞれ対応して設けられた複数のゲート線ＧＬを順番に選択して選択状態へ駆動するゲート線駆動回路は、各ゲート線ＧＬに対応して設けられたゲート線駆動ユニット３５を含む。 - 特許庁

A TFT array substrate 1 has a gate line terminal 28 capable of being connected from the outside and a transparent conductive film 3a constituting a gate line 6 extending from the gate line terminal 28.例文帳に追加

本発明にかかるＴＦＴアレイ基板１は、外部から接続可能なゲート配線端子２８及びゲート配線端子２８から延在するゲート配線６を構成する透明導電膜３ａを有する。 - 特許庁