「a gate line」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Of the transistor T1, a gate is connected to a writing line WSL1, a drain is connected to a signal line DTL1, and a source is connected to a gate of the transistor T3.例文帳に追加

トランジスタＴ１において、ゲートが書込線ＷＳＬ１に接続され、ドレインが信号線ＤＴＬ１に接続され、ソースがトランジスタＴ３のゲートに接続されている。 - 特許庁

A gate driver varies gate signals to a high level in order from a first gate line according to respective clock signals in response to the vertical scan start signal.例文帳に追加

ゲート駆動部は、垂直走査開始信号に応じて先頭のゲートラインから順番にゲート信号を各クロック信号に従ってハイレベルに変化させる。 - 特許庁

To suppress the generation of ruggedness on a line edge of a gate electrode in the gate lengthwise direction in pattern formation by the etching of the gate electrode using a polysilicon.例文帳に追加

ポリシリコンを用いたゲート電極のエッチングによるパターン形成において、ゲート電極ゲート長方向のラインエッジにおける凹凸の発生を抑制する。 - 特許庁

A first gate driver circuit 2 can bring each gate pulse output stage into a high-impedance state by an external signal DIR and scans each gate line in a single direction.例文帳に追加

第１ゲートドライバ回路２は、各ゲートパルス出力段が外部信号ＤＩＲによりハイインピーダンス状態となることが可能で且つ単一方向に各ゲート線を走査する。 - 特許庁

A gate insulating film 121 is formed on the upper layer side of the base protective film and the semiconductor film 109a, while a scanning line 163 and a gate electrode 143 are formed on the gate insulating film 121.例文帳に追加

下地保護膜および半導体膜１０９ａの上層側にはゲート絶縁膜１２１が形成され、ゲート絶縁膜１２１上には走査線１６３およびゲート電極１４３が形成されている。 - 特許庁

To provide a gate drive circuit which further improves reliability by more surely protecting an inverter section of each stage from noise generated on an output terminal and a gate line of a gate signal.例文帳に追加

ゲート信号の出力端子及びゲート線に生じたノイズから各ステージのインバータ部を更に確実に保護することにより、信頼性の更なる向上を実現できるゲート駆動回路を提供する。 - 特許庁

A plane view shape of the gate door 2 is formed into a nonlinear shape so that the gate door 2 protrudes and bends on an indoor side B in planview more than a straight line L connecting both hinge parts 6, 6 while the gate door 2 is closed.例文帳に追加

門扉２を閉じた状態で門扉２が上記両方のヒンジ部６，６を結ぶ直線Ｌよりも平面視で屋内側Ｂに突曲するように門扉２の平面視形状を非直線状に形成した。 - 特許庁

A Cs bus line 14 functioning as Cs electrode 14a is arranged in parallel with each gate bus line 15....例文帳に追加

Ｃｓ電極１４ａとして機能するＣｓバスライン１４を各行のゲートバスライン１５…毎に該ゲートバスライン１５と平行にそれぞれ有する。 - 特許庁

In the array substrate and the display device having the array substrate, a switching element of the array substrate is connected to each gate line and each data line.例文帳に追加

アレイ基板及びアレイ基板を有する表示装置において、アレイ基板のスイッチング素子は各ゲート線及び各データ線に接続される。 - 特許庁

Therefore, a transistor connected with the gate signal line 51 or/and the drain signal line 61 can be prevented from operating erroneously.例文帳に追加

従って、ゲート信号線５１もしくは／及びドレイン信号線６１に接続されるトランジスタの誤動作を防止することができる。 - 特許庁

The shield electrode 31 is formed in the same layer as that of a gate bus line 15 and is formed in the same layer as that of the source bus line 18.例文帳に追加

シールド電極３１は、ゲートバスライン１５と同層に形成したり、ソースバスライン１８と同層に形成したりすることができる。 - 特許庁

The word line 3 is connected to the first gate electrode of the memory cell transistor and extended to the semiconductor substrate 14 of a word line drawing region.例文帳に追加

ワード線３は、メモリセルトランジスタの第１ゲート電極に接続され、ワード線引き出し領域の半導体基板１４上に延伸している。 - 特許庁

Each of the line patterns 29 is formed of polycrystalline silicon on the interpoly insulating film 27 to form a control gate (word line).例文帳に追加

ラインパターン２９は、インターポリ絶縁膜２７上で、多結晶シリコンで形成されてコントロールゲート（ワード線）をなす。 - 特許庁

A color filter 27 corresponding to each primary color is arranged in an area divided by the drain signal line 15 and the gate signal line 15.例文帳に追加

ドレイン信号線２３及びゲート信号線１５によって区画される領域に、各原色に対応したカラーフィルタ２７が設けられている。 - 特許庁

The second node line is electrically connected through a second local wiring crossing at the upper part of the second node line to the first gate electrode.例文帳に追加

また、第２ノードラインは、第２ノードラインの上部を横切る第２局部配線を通じて第１ゲート電極と電気的に接続される。 - 特許庁

The gate, drain, and source lines of the lead transistor are respectively connected to the cell bit line, the read bit line, and a grounding conductor.例文帳に追加

リードトランジスタのゲート、ドレイン及びソース線は、それぞれ、セルビット線、リードビット線及び接地線に接続されている。 - 特許庁

A second switching element is electrically connected to the first power line, the gate line, and the second pixel electrode.例文帳に追加

第２スイッチング素子は第１電源ライン、ゲートライン及び第２画素電極に電気的に連結される。 - 特許庁

In the thin film transistor, an overlap area of a line between the gate, and the source line and the drain is narrow and cut-off frequency is high.例文帳に追加

前記薄膜トランジスタは、ゲートとソースライン及びドレイン間ラインのオーバーラップ面積が狭くてカットオフ周波数が高い。 - 特許庁

The memory gate electrode 7 of the memory transistor is connected to a word line 5, and erasure in word line units can be made.例文帳に追加

メモリトランジスタ部のメモリゲート電極（７）はワード線（５）に接続され、ワード線単位での消去が可能にされる。 - 特許庁

A plurality of TFT elements 20 are provided in the vicinity of an the intersection of the signal line 12 and the gate line 11.例文帳に追加

信号線１２およびゲート線１１の交点部の近傍には複数のＴＦＴ素子２０が設けられている。 - 特許庁

The gate line G is disposed on a TFT substrate 13, and the data line D is disposed on an opposite substrate 14.例文帳に追加

ゲート線ＧがＴＦＴ基板１３上に配置され、データ線Ｄは対向基板１４上に配置される。 - 特許庁

The gate of the transistor TR2 is connected to the word line WL1, and its third source/drain to a bit line BL2.例文帳に追加

ＴＲ２は、ゲートをワード線ＷＬ１に、第３ソース・ドレインをビット線ＢＬ２に接続される。 - 特許庁

The second capacitive element is arranged between the first capacitive element and the data line, and connected between a power supply line and the gate of the driving transistor.例文帳に追加

また、容量素子は、容量素子とデータ線との間に設けられており、電源線と駆動トランジスタのゲート間に接続されている。 - 特許庁

In a rewrite operation, the driving circuit 22 controls to selectively draw electrons from a floating gate FG3 to the local bit line LB2 by FN tunneling by respectively applying a negative voltage to the control gate CGn, a positive voltage to the selection gate SG0, a voltage lower than the voltage of the selection gate SG0 to the selection gate SG1 and a positive voltage to the local bit line LB2.例文帳に追加

駆動回路２２は、書き換え動作の際、コントロールゲートＣＧｎに対して負電圧、セレクトゲートＳＧ０に正電圧、セレクトゲートＳＧ１にセレクトゲートＳＧ０の電圧よりも低い電圧、ローカルビット線ＬＢ２に正電圧をそれぞれ印加することによって、ＦＮトンネリングによりフローティングゲートＦＧ３からローカルビット線ＬＢ２に電子を選択的に引き抜く制御を行なう。 - 特許庁

A gate insulating film and a protective film are formed also on a gate line and a data line defining a pixel area, and act as outline projections of the pixel electrode.例文帳に追加

画素領域を定義するゲート線とデータ線の上部にもゲート絶縁膜と保護膜が形成されていて、画素電極の外郭突起として作用する。 - 特許庁

The liquid crystal display is provided with a plurality of gate lines and a plurality of data lines which intersect on a first substrate, a data shorting line and a gate shorting line.例文帳に追加

液晶ディスプレイは、第１の基板上の交差した複数のゲート・ラインおよびデータ・ラインと、データ短絡ラインと、ゲート短絡ラインとを備えている。 - 特許庁

To disclose a shift register and a gate line drive device related to a technology field for a liquid crystal display which improve image quality by reducing an on-error of a gate line.例文帳に追加

本発明は、シフト・レジスタ及びゲートライン駆動装置を開示し、液晶ディスプレーの技術分野に係わり、ゲートラインのオンエラーを低減して画像品質を改善するためのものである。 - 特許庁

When the voltage of a gate line AG_i is changed from a potential c that is lower than the potential (a) to a potential d that is higher than the potential, an accumulation gate G_S is transferred with a prescribed amount of charge from the data line VD_j and accumulates it.例文帳に追加

蓄積ゲートＧ_Sは、ゲート線ＡＧ_iの電圧が、電位ａよりも低い電位ｃから電位よりも高い電位ｄに変化した時に、ＶＤ_jから一定量の電荷を転送されて蓄積する。 - 特許庁

In the NAND-type flash memory 100, a drain side selecting gate line SGD, source side selection gate line SGS, and a (p) type semiconductor substrate Psub of a block made as non-selection by a row decoder are made to be a ground potential.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１００は、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。 - 特許庁

An output of a high voltage generation circuit 10 is connected to a source line SL through a first transfer gate 13, and connected to a word line WL through a second transfer gate 14.例文帳に追加

高電圧発生回路１０の出力は、第１の転送ゲート１３を介してソース線ＳＬに接続され、第２の転送ゲート１４を介してワード線ＷＬに接続されている。 - 特許庁

The sampling transistor Tr1 has a gate connected to a scanning line WS and has a source/drain of which one side is connected to a signal line SL, and the other side is connected to a gate of the drive transistor Trd.例文帳に追加

サンプリングトランジスタＴｒ１は、そのゲートが走査線ＷＳに接続し、そのソース／ドレインの一方が信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄのゲートに接続している。 - 特許庁

A plurality of bit line contacts CB are provided in a region between the selected gate lines SGD and SGD in each of the adjacent blocks BLK to connect a bit line BL to a drain of a selected gate transistor SG1.例文帳に追加

隣接する各ブロックＢＬＫの、選択ゲート線ＳＧＤ，ＳＧＤ間の領域には、ビット線ＢＬと選択ゲートトランジスタＳＧ１のドレインとをそれぞれ接続するための複数のビット線コンタクトＣＢが配置される。 - 特許庁

The ladder type gate electrode 4 is connected to the word line 1 through a gate contact 7 provided on a common connection part 4d electrically connecting the gate electrodes 4a, 4b.例文帳に追加

はしご型のゲート電極４は、ゲート電極４ａとゲート電極４ｂとを電気的に接続する共通接続部４ｄ上に設けられたゲートコンタクト７を介してワード線１に接続されている。 - 特許庁

An integrated printed circuit board (400) generates the gate and data driving signals, and the gate driving signals are supplied to a gate module (250) from the integrated printed circuit board via a transfer line (4).例文帳に追加

統合印刷回路基板（４００）がゲート及びデータ駆動信号を発生し、ゲート駆動信号は統合印刷回路基板から転送線（４）を介しゲート駆動モジュール（２５０）に供給される。 - 特許庁

A gate wave form of the gate signal supplied to the thin film transistors 7 is sequentially transferred by line in the vertical direction for each horizontal period by a clock signal from the gate signal circuit 11 via the second electrode group 13.例文帳に追加

薄膜トランジスタ７へと供給したゲート信号のゲート波形が、ゲート信号回路11からの第２の電極群13を介したクロック信号にて一水平期間毎に縦方向に１ラインずつ順次転送させる。 - 特許庁

While the gate rod is in the closing position or the opening position, an angle of a connecting line between a rotational center of the driving wheel and the roller to the roller guide rail of the gate rod becomes 90 degrees, so that the gate rod is locked on the main pillar side.例文帳に追加

遮断桿が遮断位置と開放位置おいて、駆動輪の回転中心と前記ローラとを結ぶ線の、遮断桿のローラ案内レールに対して成す角度が９０度となり、遮断桿が主柱側にロックされる。 - 特許庁

The outputs of the two sets of the shift circuits are connected to the OR gate, and a scanning signal is supplied by the output of the OR gate for example, to a gate bus line.例文帳に追加

これらの２組のシフト回路の出力はＯＲゲートに接続され、このＯＲゲートの出力により、例えば、ゲートバスラインに走査信号が供給される。 - 特許庁

The gate electrode GT is partially overlapped on the gate line GL and film-deposited directly on the inner surface of the substrate SUB at a part (the gate electrode) to be an underlayer of a semiconductor film of the thin film transistor.例文帳に追加

ゲート電極ＧＴはゲート配線ＧＬの上に一部が重畳し、薄膜トランジスタの半導体膜の下層となる部分（ゲート電極）では基板ＳＵＢの内面に直接成膜される。 - 特許庁

The light intensity value near the gate edge of the gate pattern is calculated and the dimension shift quantity of the gate line width by a proximity effect is calculated in accordance with the light intensity value in a dimension shift quantity calculating section 605.例文帳に追加

ゲートパタンのゲートエッジ近傍における光強度値を計算し、寸法シフト量計算部６０５で光強度値に基づいて近接効果によるゲート線幅の寸法シフト量を計算する。 - 特許庁

When an organic EL element 12R or the like repeats emission and extinction, it lowers the voltage of a drain line DSL and at the same time, lowers the voltage of a gate line WSL, and raises the voltage of the drain line DSL and at the same time, raises the voltage of the gate line WSL.例文帳に追加

有機ＥＬ素子１２Ｒ等が発光、消光を繰り返している時に、ゲート線ＷＳＬの電圧をドレイン線ＤＳＬの電圧の下降と同時に下降させ、ドレイン線ＤＳＬの電圧の上昇と同時に上昇させる。 - 特許庁

In a first embodiment, the BE-SONOS sub-gate AND array architecture includes a plurality of rows of SONONOS devices, each having a sub-gate line and a diffused bit line.例文帳に追加

第１の形態においては、ＢＥ‐ＳＯＮＯＳサブゲートＡＮＤアレイアーキテクチャは、サブゲートライン及び拡散ビットラインを有するＳＯＮＯＮＯＳデバイスの複数の列を含む。 - 特許庁

To reduce its wiring resistance even when line width of a scanning line connected to a gate electrode is narrowed in a liquid crystal display panel forming an anode oxidized film on the gate electrode surface of a thin film transistor.例文帳に追加

薄膜トランジスタのゲート電極の表面に陽極酸化膜が形成された液晶表示パネルにおいて、ゲート電極に接続された走査線の線幅を細くしてもその配線抵抗を低くすることができるようにする。 - 特許庁

The gradient of a breakdown voltage line 28 when a defect is present in the trench gate electrode is larger than that of a breakdown voltage line 27 when a defect is absent in the trench gate electrode.例文帳に追加

トレンチゲート電極に不良がある場合の耐圧直線２８の傾きは、トレンチゲート電極に不良がない場合の耐圧直線２７の傾きよりも大きい。 - 特許庁

Each memory cell of the semiconductor memory is connected to a control gate line, and includes a memory transistor for accumulating electrons and a selection transistor connected to a selection gate line.例文帳に追加

半導体メモリの各メモリセルは、制御ゲート線に接続され、電子を蓄積するメモリトランジスタと、選択ゲート線に接続された選択トランジスタとを有する。 - 特許庁

In the single poly EEPROM cell, a contact for coupling is formed on a floating gate FG, and the contact is connected in the direction of a word line polysilicon WL by a control gate CG line.例文帳に追加

単一ポリＥＥＰＲＯＭセルは、フローティングゲートＦＧ上にカップリングのためのコンタクトを形成させ、コンタクトはコントロールゲートＣＧラインによりワードライン用ポリシリコンＷＬの方向に連結される。 - 特許庁