「a gate line」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In an off-state, a gate contact with a body holds the body at a low word line level.例文帳に追加

オフ状態においては、ボディへのゲート・コンタクトは、低いワード線レベルにボディを保持する。 - 特許庁

A 1st switching element and a 2nd switching element which are connected to both the sides of the same data line among the switching lines are connected to an odd-numbered gate line and an even-numbered gate line, respectively.例文帳に追加

スイッチング素子のうち、同一なデータ線の両側に各々連結されている第１スイッチング素子及び第２スイッチング素子は、奇数番目のゲート線及び偶数番目のゲート線に各々連結されている。 - 特許庁

The drain D of an N-channel transistor T4 of the inverter and the gate line GL1 of the inverter are connected via a gate line FL2 laid as a first layer of line layer.例文帳に追加

インバータのＮチャネルトランジスタＴ４のドレインＤとインバータのゲート配線ＧＬ１とは１層目の配線層として敷設された配線ＦＬ２を介して接続されている。 - 特許庁

The right end of a bottom gate line 22 connected to a bottom gate electrode 18 of a photoelectric conversion thin-film transistor 16, for example, is connected to a common line 15 disposed outside the cut line 12 to cope with static electricity through a wiring line 31, a connection pad line 33 in a bottom gate driver mounting region 32, and a lead out line 34.例文帳に追加

そして、例えば、光電変換薄膜トランジスタ１６のボトムゲート電極１８に接続されたボトムゲートライン２２の右端部は、引き回し線３１、ボトムゲートドライバ搭載領域３２内の接続パッド３３および引き出し線３４を介して、カットライン１２の外側に配置された静電気対策用の共通ライン１５に接続されている。 - 特許庁

Since the gate line 20 is divided, the charges accumulated in the gate line 20 during the course of a manufacturing process of a liquid crystal display device are no more discharged to gate wiring 13 of the TFT1 and the breakdown etc., of the gate insulating layer 12 of the TFT2 are prevented.例文帳に追加

ゲートライン２０は、分断されているため、液晶表示装置の製造プロセスの過程でゲートライン２０に蓄積された電荷が、薄膜トランジスタＴＦＴ１のゲート配線１３に放電することがなくなり、薄膜トランジスタＴＦＴ２のゲート絶縁層１２の破壊等が防止される。 - 特許庁

Gates of the first and the second memory transistors Q1, Q2 are connected to a control gate line CG, a gate of the first select-transistor S1 is connected to a first bit line BL1, a gate of the second select-transistor S2 is connected to a second bit line BL2.例文帳に追加

第１および第２メモリトランジスタＱ１，Ｑ２のゲートが制御ゲート線ＣＧに接続され、第１セレクトトランジスタＳ１のゲートが第１ビット線ＢＬ１に接続され、第２セレクトトランジスタＳ２のゲートが第２ビット線ＢＬ２に接続されている。 - 特許庁

The pixel structure of the array substrate of the thin film transistor liquid crystal display (TFT-LCD) is provided with a pixel electrode, a gate line and a data line, and the gate line and the data line intersect with each other to define a pixel unit and a parasitic capacitor is formed on a portion where the gate line and the data line are intersected and laminated.例文帳に追加

本発明は、画素電極、ゲートライン、及びデータラインを備え、ゲートラインとデータラインとが交差して画素ユニットを限定し、且つ、ゲートラインとデータラインの交差積層した部位に浮遊容量が形成される薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造に関する。 - 特許庁

The unit register SRB_k for relief receives a gate line driving signal G_k-2 for a gate line two rows ahead thereof, and activates a gate line driving signal Gk that the unit register SRB_k for relief itself outputs, in synchronism with a clock signal for activation two horizontal periods after the activation.例文帳に追加

救済用単位シフトレジスタＳＲＢ_kは、２行前のゲート線駆動信号Ｇ_k-2を受け、その活性化の２水平期間後に活性化するクロック信号に同期して、自己が出力するゲート線駆動信号Ｇ_kを活性化させる。 - 特許庁

A display panel drive circuit equipped with a gate line 52, a data line 51, a first selector 3, a second selector 55, a pixel 40 and a driving part 1 is used.例文帳に追加

ゲート線５２、データ線５１、第１セレクタ３、第２セレクタ５５、画素４０及び駆動部１とを備える表示パネル駆動回路を用いる。 - 特許庁

Therefore, if you want transfer between the JR Line and the Kintetsu Line with a single ICOCA card at Nagoya Station, you're requested to go out through the normal ticket gate and then go in through the normal gate for the line to which you want to transfer. 例文帳に追加

そのためICOCA一枚だけで、名古屋駅にてJR線と近鉄線を乗り換える場合は、一旦通常の改札口を出場の上、改めて乗り換え先の通常の改札口から入場しなければならない。 - Wikipedia日英京都関連文書対訳コーパス

Provided is an access transistor T1 having a gate electrode connected to a word line WL.例文帳に追加

ワード線ＷＬに接続されているゲート電極を有しているアクセストランジスタＴ１を備える。 - 特許庁

The gate electrode 3 is connected to a word line and the upper layer wiring through a second contact C2.例文帳に追加

ゲート電極３は第２コンタクトＣ２を介してワード線や上層配線に接続される。 - 特許庁

A gate line 104 has a potential obtained by linear interpolation between the bias voltage VbiasA and the bias voltage VbiasB.例文帳に追加

ゲート線Ｇ１０４の電位は、このバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢを線形補間した値になる。 - 特許庁

To produce a photomask capable of improving, e.g. gate line width controllability on a wafer.例文帳に追加

ウェーハ上の例えばゲート線幅制御性を向上できるフォトマスクの作成を可能にする。 - 特許庁

Furthermore, a gate electrode of the third TFT 8 is connected to a scanning signal line 3B.例文帳に追加

また、第３のＴＦＴ８のゲート電極は、走査信号線３Ｂに接続される。 - 特許庁

To form a polycrystalline TFT with gate line width of about 0.5 μm on a large-area substrate.例文帳に追加

０.５μｍ程度の線幅のゲートの多結晶ＴＦＴを大面積基板上に形成する。 - 特許庁

Then on the gate line 13, a metal film 14 of a redundant wiring is formed.例文帳に追加

その後、ゲート線１３上に冗長配線である金属膜１４を形成する。 - 特許庁

A word line 1104 serves as the gate electrode of a memory element on the same row.例文帳に追加

同一行のメモリ素子のゲート電極はワード線１１０４で兼用している。 - 特許庁

A plate line 33 is arranged so as to hold a variable resistance film 15 between them together with the gate electrode 14.例文帳に追加

ゲート電極１４と共に可変抵抗膜１５を挟むようにプレート線３３が配置される。 - 特許庁

A gate of the access transistor ATR is connected with a read word line RWL.例文帳に追加

アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。 - 特許庁

A line for supplying a voltage of the bypass capacitor to the gate of the second MOS switch is provided.例文帳に追加

バイパスコンデンサの電圧を第２のＭＯＳスイッチのゲートに供給する線路を設ける。 - 特許庁

In the display device, a gate signal line is covered with an insulating film, and a liquid crystal part is not directly contacted.例文帳に追加

ゲート信号線を絶縁膜で覆い、液晶部に直接触れないようにした。 - 特許庁

In a normal display, vertical scanning of a screen is performed by the first gate signal line driver circuit.例文帳に追加

通常表示の際は、画面の垂直走査は第１のゲート信号線駆動回路によって行う。 - 特許庁

A gate line GL is formed by ink jet direct drawing on an inner surface of a substrate SUB.例文帳に追加

基板ＳＵＢの内面にゲート配線ＧＬをインクジェット直描により形成する。 - 特許庁

The first substrate includes a gate line formed in a first direction, a data line formed in a second direction crossing the firs direction, a pixel portion electrically connected to the gate and the data line and formed in a display region, and a gate driving part electrically connected to the gate line and formed in a peripheral region surrounding the display region.例文帳に追加

第１基板は、第１方向に形成されたゲート配線、第１方向と交差する第２方向に形成されたデータ配線、ゲート配線とデータ配線と電気的に接続され、表示領域に形成された画素部、及びゲート配線と電気的に接続され、表示領域の外郭を囲む周辺領域に形成されたゲート駆動部、を含む。 - 特許庁

A gate of the access transistor is coupled to a read-word line RWL.例文帳に追加

アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。 - 特許庁

To reduce traffic of a communication line when remotely monitoring a tollhouse gate.例文帳に追加

料金所ゲートを遠隔監視ときの通信回線のトラフィックを低減すること。 - 特許庁

The dummy bit line 25 is connected to a sense amplifier 6 via a logic gate 26.例文帳に追加

ダミービット線２５は論理ゲート２６を介してセンスアンプ６に接続されている。 - 特許庁

The active matrix type liquid crystal display device is provided with a pixel electrode 15 via a gate insulating film on the signal line 2.例文帳に追加

信号線２上にはゲート絶縁膜を介して画素電極１５が設けられている。 - 特許庁

To eliminate insufficiency of transition of a pixel voltage due to the time constant of a gate line in black insertion driving.例文帳に追加

黒挿入駆動においてゲート線の時定数による画素電圧の遷移不足を解消する。 - 特許庁

One end of the bit line BL is connected to a gate electrode of a transistor STR for read-out.例文帳に追加

ビットラインＢＬの一端を読み出し用トランジスタＳＴＲのゲート電極に接続する。 - 特許庁

The change of the reservation is performed in time of passage of a ticket gate of a conventional line or during movement.例文帳に追加

また、従来線の改札通過時や移動中に、予約の変更を行なう。 - 特許庁

In this method for manufacturing the x-ray detector array element, the first mask first defines a gate line 310 on a substrate 300.例文帳に追加

本製造方法は、まず、第１マスクは基板３００上にゲート線３１０を定義(define)する。 - 特許庁

The gate signal OG(j) is the signal which becomes active (H level) in each frame period for selecting a corresponding gate line and the gate signal OG(j) reaches H level early for preliminarily charging the gate line by PWM controlling just before the active period.例文帳に追加

このゲート信号ＯＧ（ｊ）は、対応するゲート線の選択のために各フレーム期間においてアクティブ（Ｈレベル）となる信号であり、このゲート信号ＯＧ（ｊ）は、アクティブ期間の直前期間にＰＷＭ制御されることにより当該ゲート線を予備的に充電するため早くＨレベルに達する。 - 特許庁

The control gate is formed on the curve surface of the floating gate in a region limited to an angle range smaller than 90° between the extended line of the first surface of the floating gate and the extended line of the second surface of the floating gate.例文帳に追加

コントロールゲートは、フローティングゲートの第１面の延長線とフローティングゲートの第２面の延長線との間で９０゜より小さな角度範囲に限定される領域内で、前記フローティングゲートのカーブ面上に形成されている。 - 特許庁

The substrate for the liquid crystal display has a gate bus line 12 and a drain bus line 14 formed to cross each other via an insulating film on the substrate and a pixel electrode 16 disposed so as to cover at least one of the gate bus line 12 and the drain bus line 14 via a dielectric layer and forming a parasitic capacitance between the gate bus line 12 and the drain bus line 14.例文帳に追加

基板上に絶縁膜を介して互いに交差して形成されたゲートバスライン１２及びドレインバスライン１４と、誘電体層を介して、ゲートバスライン１２及びドレインバスライン１４の少なくとも一方を覆うように配置され、ゲートバスライン１２及びドレインバスライン１４との間に寄生容量を形成する画素電極１６とを有するように構成する。 - 特許庁

A plurality of gate lines 48 are arranged on the first substrate 21 in parallel and at equal intervals, a plurality of data lines are arranged to the gate line 48 in parallel and at equal intervals at the right angle, and one dot is formed by a region surrounded by the gate line 48 and the data line.例文帳に追加

第１の基板２１上に複数のゲート線４８が平行かつ等間隔に配置され、ゲート線４８とは直角に複数のデータ線が平行かつ等間隔に配置され、ゲート線４８とデータ線とで囲まれた領域により１つのドットが形成されている。 - 特許庁

After a gate buss line 11a is formed into the lamination structure of a transparent metallic layer 10 and an opaque metallic layer 11 and the shape of a coumter electrode 12 is provided when the gate buss line 11a is formed, an active area 13 is formed so as to cover the gate buss line 11a.例文帳に追加

ゲートバスライン１１ａを透明金属層１０と不透明金属層１１の積層構造に形成し、ゲートバスライン形成時にカウンター電極１２の形状を備えた後、アクティブ領域１３をゲートバスラインを覆うよう形成する。 - 特許庁

The gate terminal 16 to apply a voltage to a gate wiring line 4, and the tapered gate wiring section 14 laid to be connected thereto are provided; and the conductive layer 18 is laid over the tapered gate wiring section 14 via the gate insulating film 5.例文帳に追加

ゲート配線４に電圧を印加するためのゲート端子１６およびこれに接続するため設置されたテーパーゲート配線部１４が設けられ、テーパーゲート配線部１４の上層にゲート絶縁膜５を介して導電層１８を配設する。 - 特許庁

A first holding capacitor of the plurality of the pixel portions connected to the shorter gate routing wiring line out of the two gate routing wiring lines through the gate wiring lines is larger than a second holding capacitor of the plurality of the pixel portions connected to the longer gate routing wiring line out of the two gate routing wiring lines through the gate wiring lines.例文帳に追加

ゲート配線を介して二本のゲート引き回し配線のうち短い方のゲート引き回し配線に接続された複数の画素部の第一保持容量は、ゲート配線を介して二本のゲート引き回し配線のうち長い方のゲート引き回し配線に接続された複数の画素部の第二保持容量よりも大きい。 - 特許庁

A 1st level difference correcting layer 31 is arranged on the upper surface of a gate insulating film 7 between a gate line 2 and an auxiliary capacitance line 3, and a 2nd level difference correcting layer 32 is arranged on the upper surface of the gate insulating film 7 and a pixel electrode 6 on the opposite side of the auxiliary capacitance line 3 of the gate line 2.例文帳に追加

ゲートライン２と補助容量ライン３との間におけるゲート絶縁膜７の上面には第１段差修正層３１が設けられ、ゲートライン２の助容量ライン３とは反対側におけるゲート絶縁膜７および画素電極６の上面には第２段差修正層３２が設けられている。 - 特許庁

A thin film transistor is coupled to a gate electrode (124) of each gate line and a source electrode (173) of each data line, and is coupled to a drain electrode (175) which is insulated and overlapped with the gate electrode and has two branches, and a protective film (180) covers the gate line, the data line and the thin film transistor.例文帳に追加

各々のゲート線のゲート電極（１２４）及びデータ線のソース電極（１７３）と連結されており、ゲート電極と絶縁されて重なり、２本の分枝を有するドレイン電極（１７５）と連結された薄膜トランジスタとゲート線、データ線及び薄膜トランジスタを覆う保護膜（１８０）が形成されている。 - 特許庁

A scanning line 107 is formed on a layer different from a gate electrode 104, and a capacitor wiring 111 is arranged so as to be parallel to a signal line 109.例文帳に追加

ゲート電極１０４と異なる層に走査線１０７を形成し、容量配線１１１が信号線１０９と平行になるよう配置する。 - 特許庁

A selection transistor is arranged between a third voltage line and a connection node, and a gate thereof is connected to a fourth voltage line.例文帳に追加

選択トランジスタは、第３電圧線と接続ノードとの間に配置され、ゲートが第４電圧線に接続されている。 - 特許庁

A floating gate type electric field effect transistor Tr connected to a word line and a bit line is arranged on a memory cell array in the form of a matrix.例文帳に追加

メモリセルアレイには、ワード線とビット線とに接続された浮遊ゲート型電界効果トランジスタＴｒをマトリクス状に配置している。 - 特許庁